mikrocontroller.net

Forum: Platinen Innere Lagen schließen Entkopplung kurz


Autor: BimmyandJimmy (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!
Ich entwerfe gerade eine Multilayerplatine und verwende
innere Lagen für die Versorgungen. Ich route dabei normalerweise:
Via(Powerlayer zu Unterseite)->Blockkondensator(en)(auf 
Unterseite)->Via(Unterseite zu Oberseite)->Bauteilbein(auf Oberseite).
Leider macht der Powerlayer eine Verbindung zwischen den beiden Vias 
(ist ja das gleiche Netz), was meinem Entkoppelkonzept entgegenwirkt.
Auf dem angehängten Bild habe ich das Problem dargestellt.
Die Leiterbahn auf der Unterseite ist blau, die Leiterbahn auf der 
Oberseite ist rot.
C1 und C2 sind die Kontaktflächen zweier Kondensatoren (zweite, nicht 
dargestellte Kondensatorseite geht an GND-Layer) auf der Unterseite.
Der rosafarbene Kreis zeigt den Kurzschluß, der durch den Powerlayer
verursacht wird.
Kann man dieses Verhalten unterbinden (ich verwende Altium Designer)?
Wie macht Ihr das normalerweise?

Vielen Dank und viele Grüße
  BimmyandJimmy

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  BimmyandJimmy (Gast)

>Leider macht der Powerlayer eine Verbindung zwischen den beiden Vias
>(ist ja das gleiche Netz), was meinem Entkoppelkonzept entgegenwirkt.

???
Seit wann soll man Power und GND-Layer NICHT so kurz wie möglich 
anbinden?
Ich ahne es, du hast die Seiten von Lothar Miller gefunden und versuchst 
nun krampfhaft, das dort gezeigte, sehr fragwürdige Konzept umzusetzen. 
Viel Spass dabei.

>Der rosafarbene Kreis zeigt den Kurzschluß, der durch den Powerlayer
>verursacht wird.

Das ist kein Kurzschluss, sondern die kürzeste Anbindung.

>Kann man dieses Verhalten unterbinden (ich verwende Altium Designer)?

WOZU?

>Wie macht Ihr das normalerweise?

Auf dem kürzesten Weg, wie dein CAD-Programm. Ausnahmen davon sind SEHR 
selten.

MFG
Falk

Autor: Planer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo!
Der Abblockkondensator soll ja allgemein eine stationäre 
Spannungssversorgung darstellen, um dein IC im Schaltmoment 
INDUKTIVITÄTSARM versorgen zu können.
Da du aber ein Potentiallagenpaar verwendest spielt die Positionierung 
des Kondensators eine untergeordnete Rolle, da die 
Spannungsversorgungskern schon eine sehr induktivitätsarme Versorgung 
garantiert (Abstand so gering wie möglich machen! max. 100µm). Die 
Induktivität lässt sich nach folgender Formel annähern.

L = µ0 x d x l/b

d: Abstand der Potentiallagen
l: Längere Seite der Lage
b: Kürzere Seite der Lage

Bei Euroformat und 50µm-Abstand: L = 0,1 nH!

Als Vergleich: Bei einer Doppelleitung (Vergleichbar mit deiner 
gewollten Verbindung von IC zu VIA ohne Kurzschluss) kann man einen 
Richtwert von 4nH/cm annehmen. Das wären bei einem Zentimeter 
Zuleitungslänge schon Faktor 40. Aus diesem Grund geht man sogar 
teilweise dazu über, dass Abblockkondensatoren nicht mehr einzelne ICs, 
sondern ganze Bereiche auf der Leiterplatte abdecken sollen. Bei der 
Anordnung, wie du sie planst, würdest du dir nur unnötige Induktivität 
aufbrummen. Daher gilt, wie Falk schon sagt, das IC immer auf dem 
kürzesten Weg anbinden.

Dies gilt natürlich nur, wenn man eine Multilayer-Leiterplatte mit 
Stromversorgungskern hat.

Gruß

Autor: BimmyandJimmy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Vielen Dank für Eure schnelle und detaillierte Antwort!
Das Beispiel von Planer leuchtet mir ein.
Die Konzepte von Lothar Miller kenne ich nicht, aber ich meine,
die von mir zuerst beschriebene Variante in einem der tausend
Routing-Guidelines von Xilinx gelesen und ohne weiter nachzudenken 
übernommen zu haben (ich habe einen Spartan 3A auf meiner Platine); 
vorliegen habe ich das betreffende Dokument allerdings gerade nicht.
Nochmal vielen Dank
  BimmyandJimmy

Autor: Planer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
edit: Bei Doppelleitungen geht man sogar von 15nH/cm aus. Hatte den 
falschen Wert im Kopf.

Autor: Andreas Schweigstill (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine definierte Verbindung mehrerer gleichartiger Netze kann mit Hilfe 
sog. "Net Ties" erfolgen, siehe:

http://www.altium.com/Files/SupportTips/SupportTip...

Dies bedeutet jedoch, für jeden Versorgungspin des Bauteils ein eigenes 
Netz zu erzeugen, das dann über einen "Net Tie" angeschlossen wird. Im 
Footprint des Abblockkondensators muss dann ein kleines Zusatzpad 
(natürlich ohne Maskenaussparung) definiert und über einen Wire mit dem 
Hauptpad verbunden werden. Das ist zwar unschön, sollte aber wohl 
funktionieren.

Autor: BimmyandJimmy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Andreas!
Vielen Dank für Deinen Tipp.
Net Ties kannte ich schon und verwende sie, um Analog- und Digitalmassen 
zu verbinden. Leider ist ein Net Tie immer auf einer Außenlage, was es 
unnötig aufwendig macht, zwei Massen auf z.B. der selben Innenlage 
miteinander zu verbinden (Vias zu Außenseite => Net Tie Stummel => Vias 
zurück).
Kennst Du dafür eine Lösung (in Altium Designer)?

Vielen Dank & viele Grüße
   BimmyandJimmy

Autor: ParticleCounter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Was spricht gegen den C auf der Oberseite?

Autor: BimmyandJimmy (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ParticleCounter schrieb:
> Was spricht gegen den C auf der Oberseite?
Die Schaltung ist sehr dicht.

Autor: Bernd Wiebus (berndwiebus) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Andreas.


> Eine definierte Verbindung mehrerer gleichartiger Netze kann mit Hilfe
> sog. "Net Ties" erfolgen, siehe:
>
> http://www.altium.com/Files/SupportTips/SupportTip...
>
> Dies bedeutet jedoch, für jeden Versorgungspin des Bauteils ein eigenes
> Netz zu erzeugen, das dann über einen "Net Tie" angeschlossen wird. Im
> Footprint des Abblockkondensators muss dann ein kleines Zusatzpad
> (natürlich ohne Maskenaussparung) definiert und über einen Wire mit dem
> Hauptpad verbunden werden. Das ist zwar unschön, sollte aber wohl
> funktionieren.

Danke für den Tipp. Der Workaround sollte in jedem anderen x-beliebigen 
Layoutprogramm sinngemäß auch so funktionieren, vorausgesetzt man 
definiert sich vorher einen "Net Tie" per Schaltplansymbol und dann per 
Layout Footprint.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic

http://www.dl0dg.de

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Falk Brunner schrieb:
> Ich ahne es, du hast die Seiten von Lothar Miller gefunden und versuchst
> nun krampfhaft, das dort gezeigte, sehr fragwürdige Konzept umzusetzen.
> Viel Spass dabei.
Hallo Falk, Tach auch... ;-)
Das Konzept ist nicht fragwürdig, es will nur eben verstanden sein. Es 
geht darum ausschliesslich um die (ideale, aber nicht immer zu 
realisierende) Reihenfolge:  Versorgung (Vcc+GND) --> Kondensator --> IC
Und wenn das verstanden ist, dann kann man die Thematik wesentlich 
relaxter sehen (und gern auch mal bewusste Ausnahmen zulassen).

Warum da alle auf die Idee kommen, immer gleich alles freistellen zu 
müssen, ist auch mir rästselhaft...
Ich stelle auch nur dort frei, wo ich selber die absolute Kontrolle über 
den Stromfluss in den Versorgungsleitungen haben will. Siehe dazu auch 
den Beitrag "Re: Abblockkondensatoren, wie routen?"

Autor: faustian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist eine gewisse Induktivitaet der Versorgungsleitung der Entstoerung 
nicht sogar zutraeglich, da die Drosselwirkung staerker ist und der 
Impulsstrom dann wirklich aus dem Kondensator kommt und nicht zum Teil 
aus der Leitung?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.