Hallo, ich stehe bei einer Schaltung in der ein CPLD mit einer Frequenz von 1-90MHz getaktet werden soll vor einem Problem. Der Takt wird mit 5V Pegel auf einer extra Platine erzeugt. Als leztes Glied auf dieser Platine sitzt ein 74 ACxx-Gatter (entweder UND oder ein ODER). Nun muss ich dieses Taktsignal ca. 20cm auf eine andere Platine übertragen und dort den CPLD speißen. Empfänger und Sender sind in Weißblechgehäusen untergebracht,deshalb sollte die Verbindung nicht unbedingt wie eine Antenne wirken. Reicht es, wenn ich einfach ein RG58 Kabel nehme und dies ohne Anpassung der Impedanzen verwende, oder sollte ich dafür sorgen das das Taktsignal eine Quellimpedanz von 50 Ohm und der Empfänger auch eine Impedanz von 50Ohm haben? Dabei habe ich dan allerdings das Problem, dass auf meiner Empfangsseite kein TTL Pegel mehr zur verfügung steht. (Der CPLD arbeitet aber mit 3,3V hat aber 5V tollerante Eingänge.) ECL-Logik wäre auch möglich, jedoch sind die Bausteine seeeehr teuer und schwer zu beschaffen. Wie würdet ihr so ein Problem lösen? Grüße, Benedikt
Benedikt L. schrieb: > Wie würdet ihr so ein Problem lösen? Nimm doch das Koaxkabel und verwende eine Serienterminierung auf der Senderseite. Du solltest unbedingt auch sehen, wie deine Versorgungen da mitspielen. Denn es ist ja ganz einfach: wenn auf der Koaxlaitung ein Strom fließt, muß der irgendwie zurück. Dein Koaxschirm ist also Masse. Wenn du jetzt aber die Masse auch noch über die Versorgung verbindest, dann hast du eine (Brumm-)schleife. > hat aber 5V tollerante Eingänge Hat er nicht. Sowas gibt es nämlich gar nicht. Wenn schon, dann sind die zu 5V tolerant...
Hallo, hab zu früh auf den Senden-Button gedrückt! Anscheinend habe ich heute mein Rechtschreibgehirn in der Schublade vergessen^^. Zum Masseproblem: Ist es möglich, dass ich die Masse nur über die Koaxialleitung zuführe? (Sender entählt nur eine FET-Stufe und passive Filter, Teiler-IC und etwas 74AC-Logik so dass ich überschlagsmäßig auf 50mA (ohne Impedananpassung;also Strom der zum Empfänger über die Signalleitung fließt) komme. Versorgt wird alles mit +-5V. Oder wie lässt sich ein solches Masseproblem lösen? Wie würde eine Serienterminierung in diesem Fall aussehen? 50 Ohm Impedanz Sender (Serienwiderstand) <=> Koax 50Ohm <=> Empfänger mit 50 Ohm in Serie zum CPLD? mfg Benedikt
Benedikt L. schrieb: > Wie würde eine Serienterminierung in diesem Fall aussehen? > 50 Ohm Impedanz Sender (Serienwiderstand) <=> Koax 50Ohm <=> Empfänger > mit 50 Ohm in Serie zum CPLD? Im Großen und Ganzen ja. Allerdings kann es auch sein, dass du den Widerstand ein wenig anpassen mußt. Am einfachsten geht das mit dem Oszilloskop: wenn da ein schönes Rechteck ankommt passt alles... ;-) Am Empfänger ist bei der Serienterminierung kein Widerstand nötig. Siehe dazu den Beitrag "Re: Signalproblem bei langem Kabel"
Danke! Reicht die Massezuführung über den Koaxschirm, wenn ich die +-5V im Empfänger gut blocke( Elko+100NF+10nF+1nF) mfg Benedikt
Benedikt L. schrieb: > Wie würde eine Serienterminierung in diesem Fall aussehen? > 50 Ohm Impedanz Sender (Serienwiderstand) Der AC-Treiber hat selbst schon ca 14 Ohm -> der Serienwiderstand braucht nur noch ca 36 Ohm zu haben. Gruß Anja
Hallo,- danke für eure Antworten zur Terminierung. Jedoch habt ihr mich auf das Masseproblem aufmerksam gemacht, das ich wahrscheinlich haben werde ( habe ich vorher gar nicht in betracht gezogen) Oft werden ja TTL Signale über Twisted-Pair oder auch Flachbankabel (Jede zweite Ader GND) übertragen. Geht das auch im Frequenzbereich 90-100 MHz? Beim Flachbankabel könnte ich ein 30-poliges nehmen und jede zweite Ader auf Masse legen, denn ich brauche auch ja noch die Spannungsversorgung, 6 Steuersignale (digital)und ein Analogsignal (0-2,5V DC) auf der Empfängerplatine. Damit hätte ich nur eine Masseverbindung und das Problem wäre gelöst. Bei dem Gedanken die Masse nur über den Koax-Schirm zu legen ist mir im unwohl. mfg benedikt
@ Benedikt L. (Gast) >Oft werden ja TTL Signale über Twisted-Pair oder auch Flachbankabel >(Jede zweite Ader GND) übertragen. >Geht das auch im Frequenzbereich 90-100 MHz? Ja. MfG Falk
Benedikt L. schrieb: > Hallo, > ich stehe bei einer Schaltung in der ein CPLD mit einer Frequenz von > 1-90MHz getaktet werden soll vor einem Problem. > Der Takt wird mit 5V Pegel auf einer extra Platine erzeugt. Als leztes > Glied auf dieser Platine sitzt ein 74 ACxx-Gatter (entweder UND oder ein > ODER). Eine Möglichkeit wäre auch die differentielle Übertragung z.B. mit RS422 oder LVDS-Treibern. fchk
Hallo, dann werde ich die Anbindung des Empfängers über ein 32-pol Flachbandleitung machen. Die HF-Clock werde ich links und rechts von 2 Masse leitungen flankieren und die Leitung von 2 parallelgeschalteten 74ACxx Gattern treiben und eine Serienterminierung vorsehen. Die Leitungslänge beträgt ungefähr 30 cm. Wie verhält sich dies Konstruktion im Bezug auf EMV-Abstrahlung? Welche Anstiegszeiten haben 74ACXX-Gatter? mfg Benedikt
@ Benedikt L. (Gast) >Die HF-Clock werde ich links und rechts von 2 Masse leitungen flankieren Gut. >und die Leitung von 2 parallelgeschalteten 74ACxx Gattern treiben und Schlecht! Viel hilft nicht immer viel! AC ist sehr schnell und hat viel Dampf. Nimm ein Gatter, das reicht völlig! >eine Serienterminierung vorsehen. Gut. >Die Leitungslänge beträgt ungefähr 30 cm. Ist bei ca. 3ns Anstiegszeit schon recht lang. >Wie verhält sich dies Konstruktion im Bezug auf EMV-Abstrahlung? Brauchbar. >Welche Anstiegszeiten haben 74ACXX-Gatter? http://www.interfacebus.com/IC_Output_Slew_Rate.html Also ca. 3ns, teilweise weniger! MFG Falk
Hallo, kannst du erklären warum die parallelschaltung zweier Gatter schlecht ist? Werde versuchen die Leitungslänge zu minimieren, schaffe es evtl. auf 15-20cm. mfg Benedikt
@ Benedikt L. (Gast) >kannst du erklären warum die parallelschaltung zweier Gatter schlecht >ist? Weil man nicht krampfhaft den Teiber exorbitant schnell und stark machen sollte, das macht nur Stress. So schnell wie nötig, so langsam wie möglich. >Werde versuchen die Leitungslänge zu minimieren, schaffe es evtl. auf >15-20cm. Lass mal, das passt schon. Mit Terminierung ist das kein Thema. MFG Falk
Hallo, danke für eure spitzen Antworten. Der Sender ist nun soweit in trockenen Tüchern, jetzt gehts um den Empfänger. Hier wird ein CPLD XC95XL144 von Xilinx eingesetzt, der mit 3,3V gespeist wird. Laut Datenblatt hatt der Eingänge, die 5V tolerieren, jedoch habe ich im Forum gelesen, dass die, bei Ansteuerung mit 5 V, sehr empfindlich sind. Nun möchte ich mir nicht gleich den CPLD zerschießen, da dieser schlecht zu wechseln ist. Wie kann ich den Eingang der HF-Clock ( bis 90Mhz) schützen oder ist das überhaupt nötig? Mir fallen zwei Varianten ein: 1. Mit Hilfe des Serienterminierungswiderstandes im Sender und eines Pull-down einen Spannungsteiler aufbauen,der Mir den Pegel reduziert. ( Den müsste ich wahrscheinlich wieder kompensieren) 2. Einen LVX-Pegelkonverter vorschalten, der mir die Clock auf 3,3 Volt umsetzt. Was würdet Ihr machen ? Danke! mfg Benedikt
Hallo, wäre natürlich eine Möglichkeit auf der Senderseite bereits einen Pegelwandler als "Buffer" zu nehmen. Das Signal wird leider von einem Komparator erzeugt und dieser hat 5V Output. mfg Benedikt
@ Benedikt L. (Gast) >Das Signal wird leider von einem Komparator erzeugt und dieser hat 5V >Output. Und da sollen 90 MHz Takt drüber? Hoffentlich ein SEHR schneller Komparator.
Falk Brunner schrieb: > Hoffentlich ein SEHR schneller Komparator. Die Bauteilbezeichnung und der Hersteller würden mich auch interessieren... :-o
Hallo, ist ein TLV3501. 4.5ns Rail-to-Rail Mit dem Pspice-Modell von TI läuft er noch bei 100 MHz und im Datenblatt ist auch eine Graphik mit 100MHz drin. Allerdings gibt es auch eine Angabe der max. Togglefrequency von 80Mhz, bin da etwas verwirrt. Die 90MHz sind die Obergrenze des Designs, wie schnell alles am Ende wird wird sich rausstellen. mfg Benedikt
Benedikt L. schrieb: > Allerdings gibt es auch eine Angabe der max. Togglefrequency von 80Mhz, > bin da etwas verwirrt. Ja, aber als typischer Wert genannt. Wenn du den Temperaturbereich nicht ausnützt und nicht ein schlechtes Grenzdevice erwischt hat, werden deine 90MHz schon funktionieren - im Hobbybereich testen und verwenden, wenn's klappt. Im Profibereich und in Serie natürlich nicht.
Hallo, keine Sorge, soll nicht in Serienfertigung gehen;-). Jedoch bin ich mir jetzt nicht ganz schlüssig zwecks der Pegel. 3,3V bereits im Sender erzeugen oder auf Empfängerseite mit 5V am CPLD arbeiten. mfg Benedikt
Benedikt L. schrieb: > 3,3V bereits im Sender erzeugen oder auf Empfängerseite mit 5V am CPLD > arbeiten. Am Sender den von Anja vorgeschlagenen 36-Ohm-Widerstand. Ich würde am Empfänger einen Spannungsteiler von 5 auf 3.3V versuchen - so niederohmig, wie es der Sender noch zulässt - z.B. 220 u. 470 Ohm. Ev. wie beim Tastkopf kompensieren. So nah wie möglich am Eingang. Wenn das nicht brauchbar sein sollte, dann einen LVX-Buffer vor das CPLD schalten.
Hallo, ich hab mich nun fest bei mikrocontroller.net angemeldet! Zu der Variante mit dem niederohmigen Spannungsteiler auf Empfängerseite. Verursacht der relativ hohe Strom der dadurch fließt nicht unnötig Störungen? Und dann hab ich noch eine grundlegende Frage zu Schaltzeiten bei Digitalgattern. Wenn ich eine Propagation delaytime von 4,5 ns (low to high; high to low) habe, kann ich dann überschlagsmäßg sagen das ein Signal mit einer Periodendauer von 9 ns noch übertragen wird? Wie verhält es sich wenn diese Signal keinen Dutycycle von 50% hat, also z.B. low :3ns und high: 6ns? mfg Benedikt
Benedikt Lippert schrieb: > Wenn ich eine Propagation delaytime von 4,5 ns (low to high; high to > low) habe, kann ich dann überschlagsmäßg sagen das ein Signal mit einer > Periodendauer von 9 ns noch übertragen wird? Es ist nicht die Propagation delay time, die sagt nur was aus über die Verzögerung, die das ganz Signal erfährt. Die Begrenzung sind die Anstiegs- und Abfallzeiten. Benedikt Lippert schrieb: > Zu der Variante mit dem niederohmigen Spannungsteiler auf > Empfängerseite. > Verursacht der relativ hohe Strom der dadurch fließt nicht unnötig > Störungen? Nachteilig ist der Strom deshalb, weil er die Quelle belastet. Die Ströme, die die Störungen verursachen, werden z.B. durch die parasitären Kapazitäten an der Senke hervorgerufen und um so größer je schneller die Flanken der Signale sind (wenn der Treiber das auch leistet). Durch die Widerstandsbeschaltung werden diese eher weniger.
Hallo, Zum Strom: Kannst du die Sache mit den störenden Strömen, die durch Kapazitäten an der Senke entstehen etwas genauer erklären. Wenn ich nun einen niederohmigen Spannungsteiler einfüge, fließt ja ein "großer" Strom. Liege ich richtig, wenn ich sage, dass dieser harmlos ist, solange die Masseverbindung gut ist ( kleiner Widerstand+ kleine Induktivität)? zu Digitalgattern: Dann sind laut http://www.interfacebus.com/IC_Output_Slew_Rate.html die LVX-Gatter schneller als die AC-Gatter? Danke für die Antworten! mfg Benedikt
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.