Gast
#2214780
Guten Abend, ich bin gerade dabei, eine komplexere Schaltung in Verilog zu programmieren. Zur Simulation verwende ich hierbei Modelsim. Um Zeit zu sparen verwende ich allerdings nicht die Post-Fit-Simulation, sondern die Functional Simualtion. Jedes Mal Quartus zu bemühen dauert mir einfach zulange. Nun zu meinem Problem: Evtl. habe ich einen Knoten im Kopf, mir macht das Lesen der Functional Simulation allerdings größte Probleme, weil die Reaktionen der abhängigen Signale ohne Verzögerung auf die unabhängigen Signale erfolgen. Gibt es eine Möglichkeit ein statisches Delay einzufügen um der Notwendigkeit der Post-Fit-Simulation zu entgehen? Vielen Dank Torsten