Sinus über DDS erzeugen

[Matrix1 (Gast)]

Hallo,
brauche Hilfe in VHDL programmierung.

Ich will ein sozusagen Sinusgenerator(sinus über mehrere Perioden) über 
ein DDS erzeugen, welches vorher in einer Look up Tabelle die Werte 
abgelegt wurden.
Kann mir einer helfen wie ich das in VHDl realisieren soll und wie ich 
die Lookup Tabelle erzeuge, wenn ich das hinbekomme muss ich noch 
weitere Aufgaben erfüllen. Dazu später

Danke.

[MB (Gast)]

Das Prinzip hinter DDS hast du verstanden?

Sonst: http://de.wikipedia.org/wiki/Direct_Digital_Synthesis

Auf dem Bild siehst du die Hauptkomponenten der DDS.

Jetzt musst du diese Komponenten in VHDL nachbilden.

Da brauchst in etwa ein Addierwerk, einen Teiler um deinen Hauptakt 
herunter auf den DDS Takt zu Teilen, deine LUT, irgend eine Augabe 
(externer DA Wandler oder per PWM), und eine Speicher für die Phase.

[Matrix1 (Gast)]

Hallo,
Danke für deine Antwort, hab mich schon damit auseinander gesetzt jedoch 
bin ich noch ein Anfänger in VHDl, ich brauce lediglich Hilfe für den 
Anfang, vielleicht kannst du mir ja elfen den Anfang zu finden.Danke.

[Martin T. (mthomas) (Moderator)]

Mod: Links von Lothar Miller (lkmiller) Datum: 14.07.2011 10:29  hierher 
kopiert und Doppelpost in µC&E-Forum gelöscht.

1. Forums-Suche:
http://www.mikrocontroller.net/search?query=sinus+dds+vhdl&forums[]=9&max_age=-&sort_by_date=1

2. Google-Suche:
http://www.google.de/search?q=sinus+vhdl+ddfs

3. http://www.lothar-miller.de/s9y/categories/31-DDFS

[Matrix1 (Gast)]

Martin Thomas schrieb:
> Mod: Links von Lothar Miller (lkmiller) Datum: 14.07.2011 10:29  hierher
> kopiert und Doppelpost in µC&E-Forum gelöscht.
>
> 1. Forums-Suche:
> http://www.mikrocontroller.net/search?query=sinus+...
>
> 2. Google-Suche:
> http://www.google.de/search?q=sinus+vhdl+ddfs
>
> 3. http://www.lothar-miller.de/s9y/categories/31-DDFS

Hallo, danke für die Info, punkt 1 und 2 hatte ich schon durchforstet, 
jedoch keine passende Lösung gefunden, nun habe ich eine kleine Beispiel 
lösung gefunden hier im mikrokontroller artikel, da gibt es einen code 
womit man sinus sägezahn und rechteck erzeugt, das wird auch bei mir 
übersetzt und rechnet auch die richtigen werte aus, jeoch will ich 
wissen, ob es eine Frage der Einstellung ist das die Signalform so 
fließend und bündig wie ganz unten auf der Seite

http://www.mikrocontroller.net/articles/VHDL_Testbench

zu sehen ist oder wie kommt die zustande, bei mir kommt nur die 
Zustandsform, ich würd gerne auch so darstellen wollen.Danke.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> bei mir kommt nur die Zustandsform
Welchen Simulator hast du?
ISIM z.B. kann keine Analogwerte darstellen...
Modelsim kann das, der Aldec Simulator auch.

[Matrix1 (Gast)]

Hallo, Danke für die Antwort,

ich benutze den ISim Simulator von Xilinx, schade, na gut.

Was ich noch wissen würde ist, statt der 15 Werte im Array könnte ich 
doch auch 360 Werte reinschreiben, dies ist ja dann meine Look up Table, 
wie kann ich denn eigentlich die Lookup Table über eine Datei in das 
VHDL Code einbinden.Danke.  ich möchte gern 12 bit Daten ausgeben, da 
ich einen 12 bit DA-Wandler benutzen muss,dann muss ich doch nur 11 
downto 0 machen, ach mir fällt ein, dass ich ja die Werte für den Sinus 
erstmal berechnen muss, gut Danke fürs erste.

[Uwe Bonnes (Gast)]

Statt Tabelle kann man auch einen CORDIC  nehmen...

[Matrix1 (Gast)]

Hallo Lothar
ich hätt da noch eine Frage der dritte Link bezieht sich denke ich mal 
für deine Persönlichkeit, ich habe versucht deinen Code umzusetzen, 
jedoch klappt das leider nicht, hab üer xilinx die testench erstellt, 
hast du vielleicht ne alternative test bench.Danke.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> hab üer xilinx die testench erstellt,
> hast du vielleicht ne alternative test bench.Danke.
Naja, die Testbench ist an Einfachheit kaum zu übertreffen: Freq_Data 
und einen Takt anlegen und fertig...

Zeig doch mal deine Testbench und was für Fehlermeldungen sie bringt. 
Oder sag einfach mal, WAS nicht geht.

[Matrix1 (Gast)]

Hallo,

ja gut er gibt kein Ausgangs Signal,

dies ist dein Code den ich eingefügt habe:

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.all;

entity Sinus_DDS is
    Port ( clk : in  STD_LOGIC;
        Freq_Data : in  std_logic_vector (7 downto 0); 
        Dout      : out std_logic_vector (7 downto 0));
end Sinus_DDS;

architecture Behavioral of Sinus_DDS is

signal Data     : std_logic_vector (7 downto 0);  
signal Result   : std_logic_vector (7 downto 0);  
signal Accum    : unsigned (20 downto 0) := (others=>'0');   
alias  Address  : unsigned (5 downto 0) is Accum(Accum'high-2 downto Accum'high-7);  
alias  Sign     : std_logic is Accum(Accum'high);   -- MSB  
alias  Quadrant : std_logic is Accum(Accum'high-1); 

begin

-- Phasenakkumulator      
process begin     
  wait until rising_edge(CLK);     
  Accum <= Accum + unsigned(Freq_Data);    
  end process;    
  
process (Sign,Quadrant,Address)     
  subtype SLV8 is std_logic_vector (7 downto 0);     
  type Rom64x8 is array (0 to 63) of SLV8;      
  constant Sinus_Rom : Rom64x8 := (       
  x"00",  x"03",  x"06",  x"09",  x"0c",  x"0f",  x"12",  x"15",       
  x"18",  x"1b",  x"1e",  x"21",  x"24",  x"27",  x"2a",  x"2d",       
  x"30",  x"33",  x"36",  x"39",  x"3b",  x"3e",  x"41",  x"43",       
  x"46",  x"49",  x"4b",  x"4e",  x"50",  x"52",  x"55",  x"57",       
  x"59",  x"5b",  x"5e",  x"60",  x"62",  x"64",  x"66",  x"67",       
  x"69",  x"6b",  x"6c",  x"6e",  x"70",  x"71",  x"72",  x"74",       
  x"75",  x"76",  x"77",  x"78",  x"79",  x"7a",  x"7b",  x"7b",       
  x"7c",  x"7d",  x"7d",  x"7e",  x"7e",  x"7e",  x"7f",  x"7f");   

begin     
  if(Quadrant='0')      
  then Result <= Sinus_Rom ( to_integer(Address));     
  else Result <= Sinus_Rom (63-to_integer(Address));     
  end if;     
  if (Sign='1')      
    then Data <= Result;     
    else Data <= std_logic_vector (-signed(Result));     
  end if;   
end process;   
process begin     
  wait until rising_edge(CLK);     
  Dout <= Data;   
  end process;
end Behavioral;

und dies ist die testbench die Xilinx erzeugt

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
use IEEE.numeric_std.all;
 
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--USE ieee.numeric_std.ALL;
 
ENTITY Sinus_DDS_tb IS
END Sinus_DDS_tb;
 
ARCHITECTURE behavior OF Sinus_DDS_tb IS 
 
    -- Component Declaration for the Unit Under Test (UUT)
 
    COMPONENT Sinus_DDS
    PORT(
         clk : IN  std_logic;
         Freq_Data : IN  std_logic_vector(7 downto 0);
         Dout : OUT  std_logic_vector(7 downto 0)
        );
    END COMPONENT;
    

   --Inputs
   signal clk : std_logic := '0';
   signal Freq_Data : std_logic_vector(7 downto 0) := (others => '0');

   --Outputs
   signal Dout : std_logic_vector(7 downto 0);

   -- Clock period definitions
   constant clk_period : time := 10 ns;
 
BEGIN
 
  -- Instantiate the Unit Under Test (UUT)
   uut: Sinus_DDS PORT MAP (
          clk => clk,
          Freq_Data => Freq_Data,
          Dout => Dout
        );

   -- Clock process definitions
   clk_process :process
   begin
    clk <= '0';
    wait for clk_period/2;
    clk <= '1';
    wait for clk_period/2;
   end process;
 

   -- Stimulus process
   stim_proc: process
   begin    
      -- hold reset state for 100 ns.
      wait for 100 ns;  

      wait for clk_period*10;

      -- insert stimulus here 

      wait;
   end process;

END;

weder dout ändert sich noch freq. Danke.

[Matrix1 (Gast)]

hallo,

Hab für Freq_Data einen fixen Wert angegeben, aber ich denk mal das muss 
von selbst passieren, die Testbench initialisiert dies aber am Anfang 
mit nuss, wie sage ich dass Freq data ständig seinen Wert ändern soll, 
soll ich einen Zähler einbauen, der dann incrementiert?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> Hab für Freq_Data einen fixen Wert angegeben
Du hast 0 angegeben. Oder besser: du hast gar nichts angegeben, das hat 
der Wizzard für dich gemacht....  :-/

Porbier doch einfach mal das:
   signal Freq_Data : std_logic_vector(7 downto 0) := x"7f";

> wie sage ich dass Freq data ständig seinen Wert ändern soll
Wieso willst du das? Willst du da was wobbeln?

[Matrix1 (Gast)]

Hallo,
Danke für deine Antwort.
Hab mal ne Verständnisfrage, was genau ist dein Freq_data denn, sind das 
Frequenzdaten, was mir auffällt ist dass du kein reset hast, hat das 
eine bestimmten Hintergrund?

Danke

[Matrix1 (Gast)]

Hallo,
hab mal die Simulation durchgeführt und hab das hier rausbekommen wie 
auf dem Bild zu sehen ist, ist dies so in Ordnung ja.

Was mein eigentliches Ziel ist, dass ich einen Fehler  in den Sinus 
einbauen muss, dass eißt ich muss eine Sinusperiode auslassen um einen 
Fehler zu projektieren. Dies wird dann auf einen Sensor gegeben, der 
dann feststellen muss, dass ein Fehler im Signal vorliegt, wenn du 
Anregungen hast wie ich das realisieren kann bin ich dir dankbar.

Danke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> was mir auffällt ist dass du kein reset hast,
Gut beobachtet.
> hat das eine bestimmten Hintergrund?
Ja. Dieses Modul braucht keinen Reset. Und deshalb bekommt es keinen.
Die Notwendigkeit eines Resets (und in deinem Fall für Xilinx vor allem 
eines asynchronen Resets) muss unbedingt hinterfragt werden. Was ist ein 
Reset? Wofür brauche ich den? Für den Reset-Taster vom Entwickler? Für 
den Simulator? Antwort beidesmal: NEIN.
Das hatten wir schon mal im Beitrag "Xilinx und die Resets"

Matrix1 schrieb:
> dass ich einen Fehler  in den Sinus einbauen muss, dass eißt ich muss
> eine Sinusperiode auslassen um einen Fehler zu projektieren.
Sieh dir mal in deiner Simulation den Akkumulator an. Wenn du dessen 
obere Bits mit "0000000" vergleichst, dann weißt du schon mal, wo du 
in deiner Sinuskurve bist. Und dann kannst du ja einfach mal einen 
Zyklus lang "00000000" ausgeben...

[Matrix1 (Gast)]

Hallo,
komm einfach net drauf wie ich einen Zyklus lang 0 ausgeben soll, hab 
grad voll den Blackout, deine Lookup table erzeugt ja einen viertel 
Sinus, den immer wieder ausgegeben wird ein ganzer Sinus erzeugt, ich 
weß auch wo der Sinus wieder beginnt, nur weiß ic nicht wie ich dies im 
Code realisieren soll, wo soll ich sagen, dass der Ausgang so lang null 
sein soll und dann erste wieder von vorne begonnen werden soll.Danke für 
deine Hilfe.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> wo soll ich sagen, dass der Ausgang so lang null
> sein soll und dann erste wieder von vorne begonnen werden soll
Lothar Miller schrieb:
> Sieh dir mal in deiner Simulation den Akkumulator an.
Ein wenig solltest du schon auch noch selber denken...  :-/

Ich könnte es mir auch so vorstellen: wenn ein Übergang vom negativen in 
den positiven Bereich und gleichzeitig vom zweiten in den ersten 
Quadranten stattfindet, dann bist du am Anfang einer Sinuskurve...

Also könntest du das auch so machen:

   signal qalt , salt : std_logic;
   signal stoerung : std_logic := '0';

   process begin     
      wait until rising_edge(CLK);     
      if (stoerung='1') then Dout <= x"00";
      else                   Dout <= Data;     
      end if;
   end process;

   process begin
      wait until rising edge(clk);
      if (qalt='1' and Quadrant='0' and salt='1' and Sign='0) then
         stoerung <= not stoerung;
      end if;
   end process;

[Matrix1 (Gast)]

Guten Morgen,
danke fü deine Hilfe, hab nun einiges ausprobiert und hab auch den 
kleinen code einbißchen erweitert, damit die Ausgabe richtig erscheint, 
hab nun soweit erweitert

signal qalt , salt : std_logic :='1';
   signal stoerung : std_logic := '1';
--
process begin     
      wait until rising_edge(CLK);     
      if (stoerung='1') then Dout <= x"00";
      elsif (Sign='1') then Dout <= std_logic_vector(  Result);
    else Dout <= std_logic_vector(0-Result);
    
              
              --Dout <= std_logic_vector(  Result) when (Sign='1') else                 
                --    std_logic_vector(0-Result);              
                           
      end if;
   end process;

   process begin
      wait until rising_edge(CLK);
      if (qalt='1' and Quadrant='0' and salt='1' and Sign='0') then
         stoerung <= not stoerung;
      end if;
   end process;

leider wird dabei nicht ein Zyklaus ausgelassen sondern im Intervall 
periodisch immer wieder (siehe Bild), ich will lediglich, dass nur ein 
einziger Zyklus ausgelassen wird. Was kann man denn noch 
ausprobieren.Danke.

[Matrix1 (Gast)]

Hallo, das Bild hatte ich vergessen.

[Duke Scarring (Gast)]

Matrix1 schrieb:
> ich will lediglich, dass nur ein
> einziger Zyklus ausgelassen wird. Was kann man denn noch
> ausprobieren.Danke.
Woher soll die Schaltung denn wissen, wann sie den Zyklus auslassen 
soll?

Duke

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> leider wird dabei nicht ein Zyklaus ausgelassen sondern im Intervall
> periodisch immer wieder (siehe Bild)
Das ist auch nicht ein ganzer Zyklus, sondern nur ein Quadrant...
Da fehlt nämlich auf jeden Fall was für die Flankenerkennung:

   process begin
      wait until rising_edge(CLK);
      if (qalt='1' and Quadrant='0' and salt='1' and Sign='0') then
         stoerung <= not stoerung;
      end if;
      qalt <= Quadrant;
      salt <= Sign;
   end process;

Matrix1 schrieb:
> Was kann man denn noch ausprobieren.
Du wirst evtl. von aussen ein Signal eispeisen wollen, über das dann 
z.B. auf Tastendruck (Einsynchronisieren, Entprellen und 
Flankenerkennung) eine Halbwelle ausgelassen wird.
Oder du erzeugst einen Zähler, der 100 Sinuswellen mitzählt und jeweils 
die 101. auslässt, oder, oder, oder...
So langsam wäre es an der Zeit, das noch mal genauer anschauen und zu 
VERSTEHEN. Der dazu nötige Prozess heißt MITDENKEN.

> Danke.
De nada.

[Matrix1 (Gast)]

Hallo,
die Schaltung weiß ja auch net, es soll lediglich eine Periode von 
vielen Sinussen ausgegeben werden (Sinusgenerator) und darin soll ein 
Sinus fehlen, der ein Fehler darstellt, dies wird dann über einen FPGA 
in eine Sensorschaltung eingespeist(DA umgewandelt) was dann erkennen 
soll, dass an einem Kreis ein von vielen Stäben ein Stab fehlt.

Danke nochmal für deine Hilfe Lothar, ich bemüh mich sehr dies zu 
verstehen bin noch ein Anfänger in diesem Gebiet.

[Selbi (Gast)]

Wenn ein kompletter Sinus fehlt, merkt man das gar nicht.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Selbi schrieb:
> Wenn ein kompletter Sinus fehlt, merkt man das gar nicht.
Dann würde ich aber von einer sehr ausgeprägten Wahrnehmungsschwäche 
ausgehen. Denn da sollte wohl ein Unterschied zwischen "Sinus da" und 
"kein Sinus da" erkennbar sein...

[Matrix1 (Gast)]

Hallo,
wie Lothar geschrieben hat, dass man eine bestimmte Anzahl von 
Sinusperioden erzeugt und dann die letzte mit null belegt, dass probier 
ich jetzt auch mal aus.Danke.

[Kommentarbube (Gast)]

Beitrag "Re: Phasenproblem beim NCO"

[Matrix1 (Gast)]

Hallo,

Lothar wollt mal fragen, ich versuch nun die Sinustabelle über den 
Synthesizer zu erstellen, jedoch kommt die ganze Zeit eine 
Fehlermeldung, hab schon einiges ausprobiert leider klappt es nicht:

use ieee.math_real.all;  :  type Rom64x8 is array (0 to 63) of signed (7 downto 0);   
-- Sinus von 0° bis 90° (0 bis PI/2)  
signal Sinus_Rom : Rom64x8;
:   table: for i in 0 to 63 generate       
Sinus_Rom(i) <= to_signed(integer( ( sin(2.0*MATH_PI*real(i)/255.0) +1.0)*127),8);   
end generate;

Hier kommt immer diese Fehlermeldung:

Line 61. * can not have such operands in this context.
Line 61. IN mode Formal SIZE of to_signed with no default value must be associated with an actual value.

wie kann ich das Problem lösen hab auch die richtige library 
benutzt.Danke für deine Hilfe.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> *127
Mach da mal besser *127.5 draus...

Als Tipp: sieh dir auch den 
Beitrag "Re: [VHDL] Daten von ADC in BRAM speichern" an.

[Matrix1 (Gast)]

Hallo,
du hast mal weiter oben dies hier geposted


Da fehlt nämlich auf jeden Fall was für die Flankenerkennung:

process begin
      wait until rising_edge(CLK);
      if (qalt='1' and Quadrant='0' and salt='1' and Sign='0') then
         stoerung <= not stoerung;
      end if;
      --qalt <= Quadrant;
      --salt <= Sign;
   end process;

wenn ich für die Simulation das hier einstelle:

signal qalt , salt : std_logic:='1';
   signal stoerung : std_logic := '1';

dann ist alles in Ordnung der eine Quadrant wird ausgelassen, wie auf 
dem Bild weiter oben, jedoch wenn ich

qalt <= Quadrant;
salt <= Sign;

wieder einfüge, dann ist der Ausgang immer Null, ausserdem will ich ja, 
dass nur eine einzige STörung kommt. woran kann das liegen.Danke.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> wieder einfüge, dann ist der Ausgang immer Null, ausserdem will ich ja,
> dass nur eine einzige STörung kommt. woran kann das liegen.
Am fehlenden Mitdenken?

> der eine Quadrant wird ausgelassen
Aber du willst ja nicht nur 1 Quadranten auslassen...

Probiers mal so:

process begin
      wait until rising_edge(CLK);
      if (Quadrant='0' and salt='1' and Sign='0') then
         stoerung <= not stoerung;
      end if;
      salt <= Sign;
   end process;

Dann überleg dir, was da passiert. Dann spiel mit den Signalen ein wenig 
herum, und lern was dabei. Wichtig ist, dass du
1. etwas machen willst.  Dir
2. dazu was ausdenkst.   Und dann
3. kontrollierst, ob das klappt.
Die ersten beiden Schritte lässt du in diesem Prozess derzeit noch 
aus... :-/

> Danke.
De nada.

[Andi (chefdesigner)]

Kann man die Störung nicht manuell in den Datenstrom einkopieren?

Wie untersuchst du eigentlich den Bruch eines Sinus, oder kommt das 
nicht vor?

[Matrix1 (Gast)]

hallo,
hab mal ne Verständnisfrage, wie genau findet er nun heraus welcher 
Quadrant vorhanden ist, und wie funktioniert das mit den 
Attributen.Danke.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> und wie funktioniert das mit den Attributen.Danke.
Such mal nach vhdlqrc.pdf

Matrix1 schrieb:
> wie genau findet er nun heraus welcher Quadrant vorhanden ist
Der aktuell ausgegebene Quadrant ergibt sich aus den Signalen Sign und 
Quadrant (naja, diesen Namen habe ich offenbar ein wenig unglücklich 
gewählt). Und Sign und Quadrant sind einfach die obersten beiden 
Bits des Akkumulators...

[Matrix1 (Gast)]

alles klar hab verstanden danke.

Hab zuerst mit viertel Sinus und der Lookup Table éinen ganzen Sinus 
erzeugt, laut deinem Code, das klappt ja wunderbar, nun habe ich die 
Methode benutzt mit der Schleife wo man einen ganzen Sinus erzeugen 
kann.
da ich aus 256 Werten ein Sinus erzeugen will sieht die Schleife ja 
wiefolgt aus:

table: for i in 0 to 255 generate       
Sinus_Rom(i) <= to_signed(integer( sin(2.0*MATH_PI*real(i)/255.0)*127.5 -0.5 ),8);   
    end generate table;

dazu müsste doch der Wertebereich von RomAddr und Adress auf 255 erhöht 
werden oder, und bei der ZUweisung der Bits für die Address müsste doch 
auch statt der 64 auf 255 geändert werden oder nicht?

Result   <= signed(Sinus_Rom(RomAddr)); 
 Quadrant <= Accum(Accum'left-1); 
 Address  <=    to_integer(Accum(Accum'high-2 downto Accum'high-7))  when (Quadrant='0') else                
          63-to_integer(Accum(Accum'high-2 downto Accum'high-7));

Sinus_Rom hat ja einen Wertebereich von 255 und RomAddr ja nur dann 64, 
dann würden ja für Result nur 64 Werte ausgegeben, oder hab ich wieder 
da was falsch verstanden.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Klar, wenn du die Länge der Tabelle änderst, dann mußt du auch den 
Zugriff auf die Tabelle ändern. Sieh dir das einfach mal im Simulator 
an...

[Matrix1 (Gast)]

hab ich ja auch gemacht, nur entsteht dabei ein ganz anderes Sinus 
Signal als vorher, guck dir mal das Bild an

So sieht nun der Gesamte Code aus:

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.numeric_std.all;
--use IEEE.Std_logic_arith.all;
use ieee.math_real.all;
--use IEEE.std_logic_unsigned.all;



-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--use IEEE.NUMERIC_STD.ALL;

-- Uncomment the following library declaration if instantiating
-- any Xilinx primitives in this code.
--library UNISIM;
--use UNISIM.VComponents.all;

entity ganzer_Sinus is
    Port ( CLK : in  STD_LOGIC;
        Freq_Data : in  std_logic_vector (7 downto 0);
        Dout      : out std_logic_vector (7 downto 0)
        );
end ganzer_Sinus;

architecture Behavioral of ganzer_Sinus is

  signal Result   : signed (7 downto 0);  
  signal Accum    : unsigned (20 downto 0) := (others=>'0');
   signal Address  : integer range 0 to 255;
  signal RomAddr  : integer range 0 to 255;
  signal Quadrant : std_logic; 
  signal Sign     : std_logic;
  
    
  type Rom is array (0 to 255) of signed (7 downto 0);   
  signal Sinus_Rom : Rom;
  
  signal qalt , salt : std_logic;
   signal stoerung : std_logic := '0';
  
begin
--Sinustabelle über Synthesizer erzeugt, indem ein viertel Sinus erzeugt wird
     --table: for i in 0 to 63 generate       
    --Sinus_Rom(i) <= to_signed(integer(( sin(2.0*MATH_PI*real(i)/255.0) +1.0)*127.5),8);
    --end generate table;
    
--Sinustabelle  über Synthesizer erzeugt, ganzer Sinus wird erzeugt

    table: for i in 0 to 255 generate       
    Sinus_Rom(i) <= to_signed(integer( sin(2.0*MATH_PI*real(i)/255.0)*127.5 -0.5 ),8);   
    end generate table;

 -- Phasenakkumulator      
 process begin     
 wait until rising_edge(CLK);
 Accum <= Accum + unsigned(Freq_Data);
  end process;   
 -- BROM         
 process begin     
 wait until rising_edge(CLK);
 RomAddr <= Address;          
 -- getaktete Adresse --> BRAM   
 end process;   
 Result   <= signed(Sinus_Rom(RomAddr)); 
 Quadrant <= Accum(Accum'left-1); 
 Address  <=    to_integer(Accum(Accum'high-2 downto Accum'high-7))  when (Quadrant='0') else                
          255-to_integer(Accum(Accum'high-2 downto Accum'high-7));    
          
 

-- 1 Takt Latency wegen BROM   
process begin     
wait until rising_edge(CLK);
     Sign    <= Accum(Accum'left);
    end process;
    
process begin     
      wait until rising_edge(CLK);     
      if (stoerung='1') then Dout <= x"00";
      elsif (Sign='1') then Dout <= std_logic_vector(  Result);
      else Dout <= std_logic_vector(0-Result);
    
    --Dout <= std_logic_vector(  Result) when (Sign='1') else                 
                --    std_logic_vector(0-Result);              
                           
      end if;
    end process;

   --process begin
     -- wait until rising_edge(CLK);
      --if (qalt='1' and Quadrant='0' and salt='1' and Sign='0') then
        -- stoerung <= not stoerung;
      --end if;
    --qalt <= Quadrant;
      --salt <= Sign;
   --end process;
   
  process begin
      wait until rising_edge(CLK);
      if (qalt='1' and Quadrant='0' and salt='1' and Sign='0') then
       --qalt='1' and 
         stoerung <= not stoerung;
      end if;
    --qalt <= Quadrant;
      --salt <= Sign;
   end process;
  
  
    --Dout     <= std_logic_vector(  Result)   when (Sign='1') else                 
    --        std_logic_vector(0-Result);

end Behavioral;

leider habe ich kein mOdelsim wo ich das Sinus Signal Analog sehen kann 
ob es auch genau so aussieht wie es aussehen soll.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:

 Result   <= signed(Sinus_Rom(RomAddr)); 
 Quadrant <= Accum(Accum'left-1); 
  Address  <=    to_integer(Accum(Accum'high-2 downto Accum'high-7))  when (Quadrant='0') else                
           255-to_integer(Accum(Accum'high-2 downto Accum'high-7));

Wenn du einen GANZEN Sinus in der Tabelle hast, dann mußt du dich um 
Vorzeichen oder Quadranten nicht mehr kümmern. Gib einfach die ganze 
Tabelle aus:

 Result   <= signed(Sinus_Rom(to_integer(Accum(20 downto 13))));

[Matrix1 (Gast)]

Ja gut, aber für die Störung brauche ich die ganzen definitionen 
trotzdem, aber es klappt, der Sinus wird ausgegeben und die Störung 
erfolgt ebenfalls,

ich versuch die ganze Zeit, einen Zähler einzubauen, der ganze Sinusse 
zählt, aber ich versteh nicht, wo der Anfang des Sinus und wo das Ende 
ist, damit ich dies in meiner Definition einbauen kann. Hab nachgefragt, 
und hab wohl einige Sachen durcheinander gebracht, ich muss nämlich die 
Anzahl der Sinusse vorgeben, dass heißt die Anzahl der Zähne vorgeben 
und dann einen Zahn (Sinus) auslassen, ´du hattest rechtgehabt, es muss 
irgendwie extern erfolgen, über ein Interface sollen diese Daten 
eingespeist werden.

kann ich über Freq_Data die breite des Sinus ändern oder ist dies nur 
eine Hilfsvariable.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> kann ich über Freq_Data die breite des Sinus ändern oder ist dies nur
> eine Hilfsvariable.
Probiers aus. Kostet nix.

> aber ich versteh nicht, wo der Anfang des Sinus und wo das Ende
> ist, damit ich dies in meiner Definition einbauen kann.
Wenn die oberen 8 bits deines Akkus 0 sind (bzw. werden), dann bist du 
am Anfang der Tabelle. Und in der Tabelle steht dein Sinus. Wo bist du 
dann also in deinem Sinus?

[Duke Scarring (Gast)]

Matrix1 schrieb:
> leider habe ich kein mOdelsim wo ich das Sinus Signal Analog sehen kann
> ob es auch genau so aussieht wie es aussehen soll.
Dann schreib Dir die Werte in eine Textdatei und verwende gnuplot, 
Matlab, Excel, Openoffice calc, younameit um ein Diagramm draus zu 
machen.

Duke

[Matrix1 (Gast)]

Hallo,

hab einige Variationen ausprobiert, bei der hier zählt er zwar

process begin     
 wait until rising_edge(CLK);
  if((Accum(20 downto 13)) = 0) then n <= n+1;
    end if;
    end process;

aber in der Simulation seh ich, dass Accum(20 downto 13) = 0 lange Null 
ist,bis es seinen ZUstand ändert, bis dahin hat n bei jedem Zustand eins 
hochgezählt.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Matrix1 schrieb:
> aber in der Simulation seh ich, dass Accum(20 downto 13) = 0 lange Null
> ist,bis es seinen ZUstand ändert, bis dahin hat n bei jedem Zustand eins
> hochgezählt.
Tja, da wäre es nicht ohne, wenn man da erkennt, dass, wie
Lothar Miller schrieb:
> die oberen 8 bits deines Akkus 0 sind (bzw. werden)
Aha: WERDEN.
Du mußt dir also MERKEN, welche Bits du vorher hattest und dann auf !=0 
vergleichen. So etwa:

signal akku_old : unsigned(7 downto 0);
process begin     
 wait until rising_edge(CLK);
  if(Accum(20 downto 13)=0 and akku_old/=0) then n <= n+1;
  end if;
  akku_alt <= Accum;
end process;

[Matrix1 (Gast)]

mir ist auch aufgefallen, dass ich ja ein process eingerichtet habe, 
dass heißt bei jeder steigenden Flanke überprüft er und wenn null ist 
dann zählt er hoch bis Accum seinen Zustand richtig ändert kommen 
dazwischen etliche steigende Flanken wo abgefragt wird ist Accum Null, 
dann hochzählen, kein Wunder das er alle Flanken mitzählt.

[Matrix1 (Gast)]

Hallo,
kannst du mir paar tipps geben, wie ich es schaffe den Abstand zwischen 
den einzelnen Sinussen zu vergrößern, die Abstände sollen zeigen, dass 
die Zähne am Rad in einem bestimmten Abstand stehen, jetzt würde ja 
bedeuten, dass alle Zähne am Rad nebeneinander sind, Hab versucht, dass 
nur eine bestimmte Anzahl von Sinussen ausgegeben wird, dafür habe ich 
dies ergänzt

process begin
    wait until rising_edge(CLK);
    if(Accum(20 downto 13)=0 and Accum_alt(7 downto 0) /= 0) then n <= n+1;
    elsif (n(7 downto 0) = 60) then n <= "00000000";  --Exit;
    end if;
    Accum_alt <= Accum(20 downto 13);
    end process;

aber das bringt ja nichts, weil er dann bis 60 zählt, dann von 0 wieder, 
gibt es nicht eine Abbruchbedingung in vhdl, Exit ist ja um aus einer 
Schleife herauszukommen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Wenn du in VHDL Abläufe modellieren willst, dann nimmst du am besten 
einen Zustandsautomaten (State Machine).

Aber da könntest du jetzt schon auch ein wenig Sebständigkeit zeigen. 
Sieh dir mal das Buch VHDL-Synthese von Reichardt/Schwarz an, und lern 
was draus...

BTW:
Das
Accum_alt(7 downto 0)
und das
n(7 downto 0)
ist nicht nötig, wenn diese Signale sowieso nur 8 Bit breit sind...

BTW2:
> gibt es nicht eine Abbruchbedingung in vhdl
Was willst du denn überhaupt abbrechen?

[Matrix1 (Gast)]

abbrechen will ich ja nichts was ich meinte war, dass wenn n =40 sinusse 
gezählt hat, dass dann der prozess aufhören soll, weiter zu machen, da 
ich ja nur 40 Sinusse wollte.

Ja klar ich arbeite mich nebenher auch ein und das Buch besorg ich mir 
auch.

[J. S. (engineer)]

@Matrix1:

Ich glaube, ihr habt einen Fehler in eurer Formel. Der Endwert des 
Argumentes darf nicht auf 255, sondern muss auf 256 bezogen werden, 
damit das entstehende Elementarelement des Sinusbogens exakt passt. Das 
wären nämlich dann die Werte ab einschließlich der Nummer 256 aufwärts. 
So werden entweder 2 Teilbögen zusammengesetzt, die nicht passen, weil 
ein Wert im nächten Bogen wiederholt wird oder die Skalierung stimmt 
nicht.

Das Ganze fällt bei grossen Auflösungen nicht so auf, wird aber 
augenscheinlich, wenn man einen Sinus aus z.B. nur 8 Werten aufbauen 
will. Ich habe das hier mal genauer gepostet. Man beachte die Version 2 
und ihre Vorteile.

http://www.mikrocontroller.net/articles/Digitale_Sinusfunktion

Bei der Amplitude würde ich es auch anders machen. Siehe mein Beispiel.

[ralf (Gast)]

>> gibt es nicht eine Abbruchbedingung in vhdl
>Was willst du denn überhaupt abbrechen?
Originalzitat unseres Profs:

Wer bei VHDL immer noch die Abläufe sucht und nach *Start*-, Abbruch 
oder Endekriterien sucht, der sollte diesen Umstand als 
Abbruchkriterium für sein Studium hernehmen :-)

[Matrix (Gast)]

Hallo,
bin grad dabei in modelsim zu simulieren, dabei will ich ein 
Signalverlauf
analog darstellen, was ja auch möglich ist, aber wie schaffe ich es,
dass der angezeigte Signalverlauf nicht über den ganzen wavefenster
angezeigt, wird, ich habe einen Sinusgenerator programmiert und nun will
ich es analog  ansehen, nur erscheint das Signal über das ganze Fenster,
Zoomen bringt ja nichts, es ändert nur in die Breite, wie ändere ich die
höhe, will sie kleiner haben.Danke.

[Duke Scarring (Gast)]

Bei mir (ModelSim 10.0b) gibt es da einen rescale Knopf.

Duke

[Edi M. (Gast)]

anonsten manuell bei der waveform den Bereich (min,max) einstellen. Geht 
oft schnelle, als das auto-re-zoom.

[Duke Scarring (Gast)]

E. M. schrieb:
> Geht oft schnelle, als das auto-re-zoom.
Mit dem Upate von 6.6 auf 10.0 ist das Feature richtig brauchbar 
geworden.

Duke

[Matrix (Gast)]

Danke für euere Hilfe.

[Edi M. (Gast)]

>So werden entweder 2 Teilbögen zusammengesetzt, die nicht passen
Warum sollten die Bögen nicht passen? Sie sind doch vollkommen 
spiegelsymmetrisch?

[J. S. (engineer)]

Edgar M. schrieb:
>>So werden entweder 2 Teilbögen zusammengesetzt, die nicht passen
> Warum sollten die Bögen nicht passen? Sie sind doch vollkommen 
spiegelsymmetrisch?

Sie sind punktsymmetrisch zu dem Maximalwert bei phi=90Grad. Das ist 
aber ein isolierter Wert der sozusagen zwischen den Bereichen steht. Bei 
der gesamten Geschichte muss man sich ja immer fragen, zu welchem 
Bereich eine Stützstelle gehören soll. Wenn der Nullpunkt der erste im 
ersten Viertel ist, dann gehört der 90-Grad Punkt zum zweiten und so 
fort.

Die Reihe mit 4 Bereichen wäre also:
 0,00  22,50  45,00  67,50  90,00

und umgeklappt:
90,00  67,50  45,00  22,50   0,00

... also ein 5-Punkt-System, das ohne Verschiebung nicht in die binäre 
Darstellung passt. Das erste und das zweite Viertel können dann nicht 
durch einfaches "Umklappen" gebildet werden, was bei meiner Methode 
(Stützstellen in der Mitte der Bereiche) sehr wohl funktioniert:

11,25  33,75  56,25  78,75
78,75  56,25  33,75  11,25

"umklappen" ist also wie "fortsetzen"

[J. S. (engineer)]

Nachsatz:

Der Teiler "255" vom Beitrag ganz oben stimmt, wie gesagt, deshalb 
nicht, weil es bei 8 Bit 256 Bereiche sind, die die Abstände zwischen 
den Punkten definieren. Man bekäme so eine Art Kompression der Welle mit 
256/255 im ersten Viertelbogen und einen Phasensprung von 2 x 1/256 beim 
Übergang.

[M.K. (Gast)]

@Juergen S.

Ich ersehe noch nicht genau, wo der wirkliche Vorteil der Verschiebung 
sein soll. Die Werte kann ich doch frei belegen, also auch mit 
meinetwegen 10 Grad Verschiebung.

Und die Phasenwerte lassen sich binär ganzzahlig darstellen, egal, 
wieviele Bits man braucht. Die Tabelle ist doch zyklisch.

Wie macht das denn eine DDS in einem CHIP?

Kommt das da auch verschoben raus? - ich denke nicht!

[J. S. (engineer)]

M.K. schrieb:
> egal, wieviele Bits man braucht.
ja und nein,

> Die Tabelle ist doch zyklisch.
nein, es sind 4 "Brocken",

Die Umrechung der bits ist einfacher, weil es nur eine Negation ist, 
ohne substraktion oder carry o.ä. -

000 -> 111
001 -> 110
...
111 -> 000


das ist schneller und kleiner, vor allem in mickrigen PLD-Anwendungen 
und langsamen CHIPs. Dafür habe ich das seinerzeit auch gemacht.

> Wie macht das denn eine DDS in einem CHIP?
gute Frage, ich denke, dass es bei den grossen Vektoren in einer 
CHIP-DDS keine Rolle spielt.

> Kommt das da auch verschoben raus? - ich denke nicht!
müsste man mal testen

[M.K. (Gast)]

Juergen S. schrieb:
> Die Umrechung der bits ist einfacher, weil es nur eine Negation ist,

und das macht so viel aus?

[J. S. (engineer)]

In einem PLD, das für 32 Motoren zuständig ist und jeder seine eigene 
Tabelle braucht, schon.

[Hallmackenreuther (Gast)]

Juergen S. schrieb:
> jeder seine eigene
> Tabelle braucht

Wieso braucht jeder seine eigene Tabelle??
Sinus ist Sinus, oder nicht?

[Michael W. (Gast)]

Auch wenn das Thema etwas älter ist, greife ich es kurz auf (es wurde 
von der Suche vorgeschlagen)

Hallmackenreuther schrieb:
> Juergen S. schrieb:
>> jeder seine eigene Tabelle braucht
>
> Wieso braucht jeder seine eigene Tabelle??
> Sinus ist Sinus, oder nicht?

Der Frage möchte ich mich anschliessen! Wäre es nicht einfacher, in VHDL 
nur eine Tabelle zu erzeugen und sie mehrfach zu nutzen?

Wie liesse sich das steuern? Resource Sharing? Oder manuell per Hand 
einkopieren und auf die intelligente Synthese hoffen? Oder doch einfach 
nur Multiplexen? Das Tool wäre in diesem Fall Xilinx XST. Synplify 
stünde gfs zur Verfügung.

In meinem Fall hätte ich eine grosse Tabelle zu realisieren, mit 1000 
Punkten, die u.U. im BRAM liegen muss, weil sie in einem Testfall nicht 
ganz sinusförmig sein soll, wozu auch immer.


ralf schrieb:
>>> gibt es nicht eine Abbruchbedingung in vhdl
>>Was willst du denn überhaupt abbrechen?
> Originalzitat unseres Profs:
>
> Wer bei VHDL immer noch die Abläufe sucht und nach *Start*-, *Abbruch*
> oder Endekriterien sucht, der sollte diesen Umstand als
> Abbruchkriterium für sein Studium hernehmen :-)
Zu soetwas fällt mir nur ein: Typische Arroganz von Profs! Die habe ich 
auch kennengelernt. Die tun immer so, als hätten sie selber keine 
Defizite und machen sich über Studenten lustig, die noch am Anfang 
stehen.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Markus Wagner schrieb:
> Wäre es nicht einfacher, in VHDL nur eine Tabelle zu erzeugen und sie
> mehrfach zu nutzen?
> Wie liesse sich das steuern? Resource Sharing?
Wie würde diese Tabelle denn in Hardware abgebildet? Als RAM?! Und wie 
könnten gleichzeitig viele Komponenten auf 1 RAM zugreifen? Richtig: gar 
nicht. Das ginge nur, wenn man den Zugriff auf dieses RAM zeitlich 
multiplext...

[J. S. (engineer)]

Markus Wagner schrieb:
>> Wer bei VHDL immer noch die Abläufe sucht und nach *Start*-, *Abbruch*
>> oder Endekriterien sucht, der sollte diesen Umstand als
>> Abbruchkriterium für sein Studium hernehmen :-)
> Zu soetwas fällt mir nur ein: Typische Arroganz von Profs! Die habe ich
> auch kennengelernt. Die tun immer so, als hätten sie selber keine
> Defizite

Zumal der Prof in schon in diesem Fall ein "Defizit" aufweist, denn in 
VHDL gibt es ja sehr wohl "Abläufe" mit Start- und Endbedingungen, um 
z.B. per Loop und Generate die unterschiedlichsten mehrdimesionalen 
Strukturen wie Busse und Areale zu erzeugen und zu verdrahten. Irgendwie 
haben selbst Professoren oft ein ungeordnetes Bild von dem 
HW-Beschreibung <-> Software und heben schnell darauf ab, dass es biite 
ja keine Controller sind und werden nicht müde, die Deklaration der 
FPGA-Entwicklung als "Programmieren" als falsch zu krtiseren und 
verlieren völlig aus den nAugen, was VHDL heute tatsächlich ist: Eine 
Beschreibungssprache, die eine Software steuert, nämlich einen komplexen 
Erzeugungsmechanismus, der unter Zuhilfenahme von mehr woder weniger 
konkrete Randbdingungen aus einem Baukasten die HW-Elemente selektiert, 
die zur Erledigung der gestellten Aufgabe nötigt ist. Das ist im Prinzip 
genau dasselbe, was ein Entwicklungsingenieur tun müsste: Er liest die 
funktionellen Anforderungen, sucht sich die Chips aus und verdraht dann 
das Ganze, wobei er eben die RAMS, PLL, Multiplier und LUTs zur 
Verfügung hat.

Bei genauerer Betrachung ist VHDL sogar viel abstrakter, als z.B. eine 
Microcontroller-Software in C, denn bei dem C-Programm kann man mehr 
oder weniger klar erkennen, wann später mal was im Controller passiert, 
bzw welcher Teil aktiv ist.

Bei VHDL geht das kaum, weil letztlich kleine Randbedingungen der 
Syntheseinstellungen und des konkrten Timings dafür sorgen, ob etwas in 
FFs gepuffert wird oder es in BRAMS wander, bzw ob eine Kombinatorik im 
RAM oder in LUTs sitzt, bzw wie diese gebildet und zusammengefasst 
wurde.

Das für einige offenbar Verwirrende ist eben der Umstand, dass VHDL die 
gesamte Palette an Beschreibungsoptionen bietet, angefangen von der 
zielgenauen Referenzierung eines ganz bestimmten IO-FFs, bzw einer PLL, 
über das unkonkrete Inferrieren eines Speichers-RAMS bis hin zur 
komplett abstrakten bedingten Synthese von Strukturen und deren 
Handlungen im Falle des Erfüllens spezieller Bedinungen.

Ob dann jemand so oder so von der FPGA-Entwicklung denkt, hängt ganz 
offensichtlich davon ab, aus welcher Ecke er kommt und was ihm bei 
seinem Erfahrungsschatz so alles an Wissensbrocken fehlt.

[J. S. (engineer)]

Markus Wagner schrieb:
> Der Frage möchte ich mich anschliessen! Wäre es nicht einfacher, in VHDL
> nur eine Tabelle zu erzeugen und sie mehrfach zu nutzen?

Um die Frage, die ich damals übersehen hatte, mal zu beantworten: In der 
Tat könnte das Sinus-RAM beim typischen Motor-Controller multiplext 
werden, soforn sie mit genügend geringen Geschwindigkeiten angesteuert 
werden müssen. Sagen wir mal 3000 UPM mit 256 Schritten, macht bei 32 
Motoren irgendwas an die 1 MHz. Die App, die ich anführte, muss aber 
auch messen und IQ-Prozessieren und einen Filter bedienen und dann wurde 
das extrem eng. Zudem müsste da recht viel Logik verbaut werden und bei 
kleinen Tabellen sind lokale LUTs resourcentechnisch auch "billiger".

> Wie liesse sich das steuern? Resource Sharing?
> Oder manuell per Hand
> einkopieren und auf die intelligente Synthese hoffen? Oder doch einfach
> nur Multiplexen? Das Tool wäre in diesem Fall Xilinx XST.

Solange die Zugriffe auf die Resource zeitlich entkoppelt ist, kann das 
gehen. OB die Synthese das im Einzelnen auch sieht und hinbekommt, ist 
eine andere Frage. Ich würde da Xilinx XST nicht zuviel zutrauen. Ich 
habe das Thema teilweise näher untersucht und kann zumindests für meinen 
Fall des pipelined Synth sagen, dass mehrfach genutzte RAMs, die zu 
verschiedenen Zeiten zugegriffen werden, nicht automatisch erkannt 
werden. Wenn Ich sie vereinigen wollte, msste ich es mit einem MUX 
machen, der passend gesteuert wird. Bei einem EQ, der parallele 
Instanzen nutzt, ging es wiederum, wenn die Kanäle zeitlich multiplext 
werden: Die Multiplier die genutzt wurden, sind nicht mehrfach erzeugt 
worden. Formuliert man das dasselbe als echte pipeline, also "von innen 
gemultiplext" geht es technisch auch, aber die Synthese packt es nicht. 
Dies ist aber die technisch überlegene, weil effektivste Realisation. 
Dieser Sachverhalt ist einer der Hauptgründe, warum ich auch der 
automatischen Code-Generation aus MATLAB kritisch gegenüber stehe: 
MATLAB generiert keine mehrdimensionalen pipelines. Das muss man selber 
machen.

[René D. (Firma: www.dossmatik.de) (dose)]

>> Wieso braucht jeder seine eigene Tabelle??
>> Sinus ist Sinus, oder nicht?
>
> Der Frage möchte ich mich anschliessen! Wäre es nicht einfacher, in VHDL
> nur eine Tabelle zu erzeugen und sie mehrfach zu nutzen?


MATH_REAL hat die Funktion Sinus.
Mit einer Loop Funktion kann man sich so eine Tabelle erzeugen.
Kein Problem.

Man kann auch den Sinus über die Cordic Funktion erzeugen. Das ist sogar 
ohne Tabelle. Nur zur Vollständigkeit.