STR912FW44 startup-Dilemma

[Sven Wagner (Gast)]

Hallo,

ich habe hier das Minimodul MMstr912 von propox [1], worauf ein 
STR912FW44 von STM verbaut ist. Die Briefmarke sitzt auf dem zugehörigen 
Trägerboard EVBmm, auch von propox.

Dort habe ich Masse, Vcc und Vbatt mit dem Minimodul verbunden. Ebenso 
die JTAG-Leitungen. Die LEDs des Trägerboards sind mit Port 8.0 bis 8.7 
des STR912 verbunden. Als Programmer/Debugger habe ich einen Segger 
JLink.

Als Entwicklungsumgebung verwende ich Yagarto und Makefiles unter 
cygwin/Windows 7.

.elf und .bin kann ich bauen, auch den JLink gdb-Server konnte ich 
überzeugen mein Programm (blinky) zu flashen.

Leider scheint mein Startup-Code nicht zu stimmen, weil der STR912 in 
den seltesten Fällen richtig anläuft.

Problematisch scheint die Konfiguration des Flashcontrollers (FMI_SETUP 
= 1) zu sein. Hier mal ein kurzer gdb log:

(arm-gdb)204 STR R1, [R0, #FMI_BBADR_OFS] 
(arm-gdb)205 LDR R1, =FMI_BBSR_Val 
(arm-gdb)206 STR R1, [R0, #FMI_BBSR_OFS] 
(arm-gdb)207 LDR R1, =(FMI_NBBADR_Val >> 2) 
(arm-gdb)208 STR R1, [R0, #FMI_NBBADR_OFS] 
(arm-gdb)209 LDR R1, =FMI_NBBSR_Val 
(arm-gdb)210 STR R1, [R0, #FMI_NBBSR_OFS] 
(arm-gdb)212 LDR R2, =FMI_CR_Val 
(arm-gdb)213 STR R2, [R0, #FMI_CR_OFS] 
(arm-gdb)214 LDR R2, =FMI_SR_Val 
(arm-gdb)215 STR R2, [R0, #FMI_SR_OFS] 
(arm-gdb)218 MOV R0, R1, LSL #2 
(arm-gdb)219 MOV R1, #0x60 
(arm-gdb)220 STRH R1, [R0, #0] 
(arm-gdb)223 LDR R2, =(FLASH_CFG_Val >> 2) 
(arm-gdb)224 ADD R0, R0, R2 
(arm-gdb)124 LDR PC, Undef_Addr /* 0x0004 */

Er scheint beim ADD auszusteigen. Aber ADD und Undef_Addr passt 
irgendwie nicht zusammen.

Hier ist der Abschnitt aus der startup_912.S:

 
.equ FLASH_CFG_Val , 0x00001010 /* WSTATES = 3, buscfg = 1 */ 

...

#*************************************************************************
# Setup Flash Memory Interface (FMI) 
.IF FMI_SETUP == 1 
  LDR R0, =FMI_BASE 
  LDR R1, =(FMI_BBADR_Val >> 2) 
  STR R1, [R0, #FMI_BBADR_OFS] 
  LDR R1, =FMI_BBSR_Val 
  STR R1, [R0, #FMI_BBSR_OFS] 
  LDR R1, =(FMI_NBBADR_Val >> 2) 
  STR R1, [R0, #FMI_NBBADR_OFS] 
  LDR R1, =FMI_NBBSR_Val 
  STR R1, [R0, #FMI_NBBSR_OFS] 
  LDR R2, =FMI_CR_Val 
  STR R2, [R0, #FMI_CR_OFS] 
  LDR R2, =FMI_SR_Val 
  STR R2, [R0, #FMI_SR_OFS] 

  # Write "Write flash configuration" command (60h) 
  MOV R0, R1, LSL #2 
  MOV R1, #0x60 
  STRH R1, [R0, #0] 
  
  # Write "Write flash configuration confirm" command (03h) 
  LDR R2, =(FLASH_CFG_Val >> 2) 
  ADD R0, R0, R2 
  MOV R1, #0x03 
  STRH R1, [R0, #0] 
.ENDIF

Hier ist das Log vom JLink:

Select adaptive clocking instead of fixed JTAG speed 
Target endianess set to "little endian" 
Resetting target 
Select flash device: STR912FAW44 
Flash breakpoints enabled 
Flash download enabled 
Halting target CPU... 
...Target halted (PC = 0x00000000) 
Downloading 16224 bytes @ address 0x00000000 - Verified OK 
Downloading 16304 bytes @ address 0x00003F60 - Verified OK 
Downloading 948 bytes @ address 0x00007F10 - Verified OK 
Downloading 48 bytes @ address 0x000082C4 - Verified OK 
Downloading 224 bytes @ address 0x000082F4 - Verified OK 
Downloading 2128 bytes @ address 0x000083D4 - Verified OK 
Reading all registers 
Read 4 bytes @ address 0x00000000 (Data = 0xE59FF018) 
Performing single step... 
...Target halted (PC = 0x00000058) 
Reading all registers 
Read 4 bytes @ address 0x00000058 (Data = 0xE59F1118) 
Read 4 bytes @ address 0x00000070 (Data = 0xE3800008) 
Setting breakpoint @ address 0x00000070, Size = 4, BPHandle = 0x0088 
Starting target CPU... 
...Breakpoint reached @ address 0x00000070

Wenn ich das Flash-Setup deaktiviere (FMI_SETUP = 0) steigt er beim 
Initialisieren der data-section aus:

(arm-gdb) 
354 copy_section2 data, _efixed, _srelocate, _erelocate _startup () at startup912.S:127 
127 LDR PC, DAbt_Addr /* 0x0010 */ 
DAbt_Handler () at startup912.S:150 
150 DAbt_Handler: B DAbt_Handler

Den hohen Takt (96 MHz) wollte ich erst (bei Bedarf) im C-Programm 
initialisieren.

Hat da jemand eine Idee, was ich an der Initialisierung ändern muß, 
damit sie läuft? Oder hat jemand auch so ein Board/Chip und könnte mal 
gucken, wie dort die Initialisierung abläuft?

Viele Grüße,
Sven Wagner


[1] http://www.propox.com/products/t_163.html?lang=en

[(prx) A. K. (prx)]

Der Crash dürfte eine verzögerte Reaktion auf den vorherigen 
Store-Befehl sein:
   STRH R1, [R0, #0]
Da dieser Befehl in eine bestimmte Flash-Bank schreiben muss, ist es 
unabdingbar, dass die Initialisierungswerte wie FMI_BBADR_Val zum 
Memory-Layout des verwendeten STR9 passen.

Passen die Werte nicht, weil für ein Modell mit anderer Flash-Grösse 
vorgesehen, dann landet der Store entweder in der falschen Bank, was dem 
Code den Teppich unter den Füssen wegzieht, oder jenseits vom Flash im 
Nirvana.

[Sven Wagner (Gast)]

A. K. schrieb:
> Der Crash dürfte eine verzögerte Reaktion auf den vorherigen
> Store-Befehl sein:
>    STRH R1, [R0, #0]
> Da dieser Befehl in eine bestimmte Flash-Bank schreiben muss, ist es
> unabdingbar, dass die Initialisierungswerte wie FMI_BBADR_Val zum
> Memory-Layout des verwendeten STR9 passen.
Klingt logisch. Laut Datenblatt habe ich 512kB + 32kB Flash (und 96kB 
RAM).
Daher die folgenden Werte:

BBSR   = 0x4      /* configure 512KB Boot bank 0 */
NBBSR  = 0x2      /* configure 32KB Non Boot bank 1 */
BBADR  = (0x00000000 >> 2)  /* Boot Bank Base Address */
NBBADR = (0x00080000 >> 2)  /* Non Boot Bank Base Address */
CR     = 0x18      /* Flash Banks 0 1 enabled */
SR     = 0x0B      /* Clear status RM0006 1.10.6 */

Wenn ich nur diese Werte konfiguriere funktioniert es.

Es knallt aber im folgenden Codeabschnitt:

.equ   FLASH_CFG_Val   ,     0x00001010      /* WSTATES = 3, buscfg = 1 */

    # Write "Write flash configuration" command (60h)
    MOV     R0, R1, LSL #2
    MOV     R1, #0x60
    STRH    R1, [R0, #0]

    # Write "Write flash configuration confirm" command (03h)
    LDR     R2, =(FLASH_CFG_Val >> 2)
    ADD     R0, R0, R2
    MOV     R1, #0x03
    STRH    R1, [R0, #0]

Laut PM0020 (STR91xFA Flash programming manual) Kapitel 1.13.6 werden 
damit die Waitstates gesetzt und der Flashbus auf hohe Geschwindigkeit 
getrimmt.
Das scheint irgendwie nicht zu klappen. Mich wundert auch der 
Rechtsshift. Bei ST 
(http://www.st.com/mcu/modules/Splatt_Forums/downloadtemp/STR91x.s) wird 
dafür ein Linksshift verwendet:

    ; Write "Write flash configuration" command (60h)
    MOV     R0, R1, LSL #2
    MOV     R1, #0x60
    STRH    R1, [R0, #0]

    ; Write "Write flash configuration confirm" command (03h)
    LDR     R2, =(FLASH_CFG_Val:SHL:2)
    ADD     R0, R0, R2
    MOV     R1, #0x03
    STRH    R1, [R0, #0]

Der Code bleibt auch hängen, wenn FLASH_CFG_VAL = 0 ist. Default sollte 
laut PM0020 0x24CF sein. Ich habe es aber nicht probiert.

Ich habe diesen Abschnitt jetzt auskommentiert und mache das Ganze im 
C-Teil:

   FMI_Config(FMI_READ_WAIT_STATE_2, FMI_WRITE_WAIT_STATE_0, FMI_PWD_ENABLE,\
               FMI_LVD_ENABLE, FMI_FREQ_HIGH); /* FMI Waite States */

Damit läuft bisher alles wie erwartet.

Grüße
Sven