Suspend-Pin Spartan6 nicht angeschlossen, FPGA konfiguriert nicht aus Flash

[Nico (nico123)]

Hallo!

Ich habe ein FPGA-Board mit einem Spartan6 (XC6SLX45) designed und 
irgendwie verschludert den Suspend-Pin auf GND zu legen.
Kann mir Jemand sagen was passiert wenn dieser Pin floatet?
Laut Datenblatt soll dieser auf GND gelegt werden, aber es heißt auch 
das die Suspend-Funktion standardmäßig deaktiviert ist.

Ich habe das Problem, das mein FPGA sich nicht aus dem Flash 
konfiguriert. Mode-Pin sind korrekt angeschlossen, alle 
Versorungsspannungen stimmen, der Flash ist richtig angeschlossen aber 
der FPGA konfiguriert sich einfach nicht. Er scheint es nicht einmal zu 
versuchen, es kommt kein Takt oder CS am Flash an. Nur beim Einschalten 
der Versorgungsspannung wackeln die Daten- und Taktleitungen am Flash 
kurzzeitig, es ist aber keine Kommunikation zu erkennen.

Danke schonmal für die Hilfe und Grüße

[Wat (Gast)]

Kannst du den Pin den nachträglich auf GND legen?
Konfiguriert das FPGA dann?

[Christian R. (supachris)]

Laut Power Management User Guide, darf man den Pin nicht floaten lassen 
wenn man SUSPEND nicht nutzt. Sehr wahrscheinlich wird dann ein High 
gelesen, was den FPGA dauerhaft im Suspend hält:

If the suspend feature is not enabled for an application (the application never enters
low-power mode), then connect the SUSPEND pin to GND. Do not leave the pin floating.

Eventuell hilfts, dem BitGen zu sagen, er soll suspend deaktivieren, 
aber ich glaube soweit, dass der den Flash liest, kommt der gar nicht. 
JTAG Operationen sind auch nur BYPASS, IDCODE und USERCODE erlaubt, also 
kannsz du ihn nicht mal darüber konfigurieren.

Da wirst du wohl die Platine wegschmeißen können, wenn es ein BGA ist.

[Nico (nico123)]

Ja, es ist leider ein BGA! :-(

Komischerweise steht im UG394 auf Seite 20, dass der Suspend-Mode per 
default deaktiviert ist!

[franke (Gast)]

Welches BGA ?
vielleicht liegt der/dein SUSPEND ja in der äußersten Reihe, bei den 
etwas gröbern BGAs kommt man da von der Seite ran...

zumindest testweise...

Gruß

[Nico (nico123)]

FGG484-Gehäuse(fine pitch) und der Pin liegt ziemlich weit innen, 
8.Reihe!

[sk (Gast)]

Deswegen alle Pins erst mal mit Vias nach unten durchziehen, dann kann 
man auch am fertigen Board noch einfach mit einer Drahtbruecke 
patchen...

[Lattice User (Gast)]

Nico ... schrieb:
> FGG484-Gehäuse(fine pitch) und der Pin liegt ziemlich weit innen,
> 8.Reihe!

Wenn euer Bestücker was taugt kann er eine Verbindung (beim bestücken 
des FPGAs) zu einem benachbarten GND herstellen. Ist natürlich 
Handarbeit die sich bezahlen lässt. Es ermöglicht aber das weitere 
Debuggen der Platine bevor man eine neue Revision in Auftrag gibt.

[Nico (nico123)]

Es geht ja nur um den ersten Prototyp der hier voll bestückt vor mir 
liegt und nicht funktioniert!

[Christian R. (supachris)]

Tja, so ist das eben. Wir hatten die erste Platine mit dem PEX8311 von 
PLX auch für die Katz gefertigt, weil wir übersehen haben, dass die 
entgegen allen anderen BGA-Chips ihren um 90° verdreht numeriert haben. 
Grummel.

Kommst du denn per JTAG auf den Chip?

[Lattice User (Gast)]

Nico ... schrieb:
> Es geht ja nur um den ersten Prototyp der hier voll bestückt vor mir
> liegt und nicht funktioniert!

Dann frag deinen Bestücker ob er den FPGA runter lötet und beim Auflöten 
eines neuen versucht den entsprechenden Pin mit GND zu verbinden. Einen 
Reworkplatz mit dem entsprechenden Werkzeug sollte er eigentlich haben.

Wir hatten mal eine ähnliche Panne, und konnten auf diese Weise die 
Prototypen retten um den Rest zu debuggen.