Isolationsspannung zwischen Doppel-FETs in einem SO8-Gehäuse

Michael H. schrieb:
> Ich hab die Spannung zwischen jeweils beiden Drain- und beiden
> Source-Anschlüssen gemessen

d.h. du hast hochgedreht und geschaut wann Strom zu fließen beginnt?
Probier das nochmal mit so 10 Stück, nachdem du sie unter hoher 
Luftfeuchte und hoher Temperatur für eine Woche lagerst. Noch übler 
wirds, wenn du dazu noch heftige Temperaturschwankungen applizierst. Um 
Anschlussbeine herum bilden sich Mikrorisse im Gehäuse, wo dann 
Feuchtigkeit rein zieht...

@  Michael H. (michael_h45)

>ich bin auf der Suche nach einer verlässlichen Isolationsspannungsangabe
>zwischen den einzelnen FETs in einem Gehäuse.
>Konkret geht es um einen IRF7341:

Da würde ich mir nicht allzuviele Hoffnungen machen. Dafür sind die 
Dinger nicht gebaut. Viel mehr als maximale Drainspannung sollte man 
nicht erwarten.

>Ich hab die Spannung zwischen jeweils beiden Drain- und beiden
>Source-Anschlüssen gemessen und bin dabei auf Werte zwischen ~220 und
>~550V gekommen. Nach 5 Stück hab aufgehört - das bringt offensichtlich
>keine vernünftigen Ergebnisse.

Bei welchem Strom?

>Waren die 220V vielleicht Dreck auf der Platine?

Hast du eine SOOO dreckige Platine? Löt doch einfach mal Draht an den 
Käfer und mach einen Freilufttest. Aber schließe jeweils ALLE Pins kurz, 
als GDS.

MFG
Falk

Mini Float schrieb:
> d.h. du hast hochgedreht und geschaut wann Strom zu fließen beginnt?
Ja. Strom dabei 1µA - ein Faktor 10 über dem maximalen Leckstrom.

> Probier das nochmal mit so 10 Stück, nachdem du sie unter hoher
> Luftfeuchte und hoher Temperatur für eine Woche lagerst. Noch übler
> wirds, wenn du dazu noch heftige Temperaturschwankungen applizierst. Um
> Anschlussbeine herum bilden sich Mikrorisse im Gehäuse, wo dann
> Feuchtigkeit rein zieht...
Genau deswegen suche ich eine Datenblattangabe =)
Wenn ich mit 5 Stück frisch von der Rolle Ergebnisse um einen guten 
Faktor 2 gestreut bekomme, will ich gar nicht weitermachen.
Das ist nicht nur lästig, sondern auch noch wenig zielführend.

Die Standard-Netiquette Antwort: Hast du den Hersteller gefragt?

Falk Brunner schrieb:
>>Waren die 220V vielleicht Dreck auf der Platine?
> Hast du eine SOOO dreckige Platine?
Ganz ehrlich gesagt tu ich mich schwer damit, da auch nur eine 
Größenordnung abzuschätzen. 100V? 1kV?
Ich hab die Platine zum Beispiel nach dem Löten zuerst nicht 
gereinigt. Das Messergebnis dazu hab ich allerdings nicht mehr.
Was würdest du da bei 6,5mm Abstand beim Kupfer erwarten? Kriechstrecke 
auf dem verdreckten FR4 oder doch schon durch den Transistor?

> Aber schließe jeweils ALLE Pins kurz,
> als GDS.
Hab ich so gemacht.

Abdul K. schrieb:
> Die Standard-Netiquette Antwort: Hast du den Hersteller gefragt?
Ja, die Anfrage ist raus - Antwort steht noch aus. Ich wollts nicht 
gleich posten, sonst fühlt sich noch jemand unberufen zu antworten.

Michael H. schrieb:
> Ja. Strom dabei 1µA - ein Faktor 10 über dem maximalen Leckstrom.
Sorry, Tippfehler: es waren 10µA

> Was würdest du da bei 6,5mm Abstand beim Kupfer erwarten? Kriechstrecke
> auf dem verdreckten FR4 oder doch schon durch den Transistor?

wo kommst Du denn da auf 6,5mm Abstand?

Z.B. D1 und D2 sind nur einen Dotpitch-Padbreite voneinander entfernt. 
Bei der empfohlenen Padgeometrie sind das 0,55mm.

Iso schrieb:
> Die Pins von beiden gehen nach aussen:
> Ein Isolationswiderstand dort wird mit 500...1000V DC, 1 min. lang
> gemessen (Polarisation). Die Konditionierung, Lagerung zuvor in
> Normklima und Temperatur bei hohen Iso Widerständen [ab GOhm](mit
> Reinigung, Isopropylalkohol, destilliertes Wasser, Isoprpylalkohol) ist
> Standard.
Danke für die Antwort! 500V würden mir schon reichen.
Darf ich fragen, woher du den Prozess so gut kennst?
Und vielleicht kannst du mir auch gleich sagen, warum scheinbar keiner 
der großen Bekannten (IRF, Fairchild, ONSemi, NXP hab ich durch) das in 
die Datenblätter schreibt? Ist das common knowledge?

Gerd E. schrieb:
> wo kommst Du denn da auf 6,5mm Abstand?
Hatte die Leiterplatte, auf der ich das probiert habe.

Wenn das nicht im DB steht, würde ich glatt mal Falk recht geben ;-)

Abdul K. schrieb:
> Wenn das nicht im DB steht, würde ich glatt mal Falk recht geben ;-)
Ja, war auch meine erste Vermutung... Aber die bei manchen gemessene 
Spannung von über 500V ist ja doch weit über der DS-Spannung von 55V.
Und dann wäre da noch dieses "multiple-die"-Stichwort, zu dem sich die 
IRF-Seite ausschweigt.

@  Michael H. (michael_h45)

>> Wenn das nicht im DB steht, würde ich glatt mal Falk recht geben ;-)

Wie kommt's? ;-)

>Ja, war auch meine erste Vermutung... Aber die bei manchen gemessene
>Spannung von über 500V ist ja doch weit über der DS-Spannung von 55V.

Alles was nicht explizit im Datenblatt steht, ist einfach nur Glück oder 
Zufall, wird somit weder getestet noch garantiert. Für 500V 
Isolationspannung würde ich einfach zwei ICs/MOSFETs nehmen, den Platz 
muss man so oder so aufbringen. Für 500V Isolation würde ich so oder so 
nicht mit 0,5mm Kriechweg ins Rennen gehen. Ich würde z.B. nur sehr 
ungern MOSFET-Treiber wie den IR2104 nutzen, dort ist der Kriechweg 
zwischen LOW und High Side für meinen Geschmack viel zu klein. Ohne 
Schutzlackierung würde ich der Sache nicht trauen. IRF2111 ist das um 
Größenordnungen besser.
Dazu kommt natürlich die Isolation im Inneren des IC.

Die Messung des Isolationswiderstand bzw. der Isolations-Spannung bringt 
hier nicht viel, weil die Isolation zwischen den beiden Bauteilen eine 
Eigenschaft ist, die vom Hersteller nicht spezifiziert ist. Selbst wenn 
du eine Messung über 20 Mosfets oder noch mehr machst, kann es sein, 
dass sich die nächste Charge, die möglicherweise in einem anderen Werk 
hergestellt worden ist, komplett anders verhält.

Du müsstest also immer eine Stückprüfung machen, d.h. jeden einzelnen 
Mosfet durchmessen und alle wegwerfen, die nicht die benötigte 
Spannungsfestigkeit haben.

Welche Spannungsfestigkeit brauchst du eigentlich bzw. was für eine 
maximale Spannung kann im Betrieb zwischen den beiden Mosfets anliegen. 
Üblicherweise werden 55V Mosfets bei einer Betriebsspannung im Bereich 
30-40V eingesetzt. Also ist das auch die Spannung, die man zwischen den 
beiden Mosfets erwarten kann.

Die Angaben im Datenblatt würde ich so interpretiern, dass das "Absolute 
Maximum Rating" für V_DS auch für die maximale Spannung zwischen den 
Mosfets gilt. Wenn höhere Spannungen benötigt werden, solltest du zwei 
getrennte Gehäuse verwenden.

Guten Abend,

Falk Brunner schrieb:
> Alles was nicht explizit im Datenblatt steht, ist einfach nur Glück oder
> Zufall, wird somit weder getestet noch garantiert.
Oder wurde vergessen =)
Dass es natürlich gleich viele Hersteller bei mehreren Bauteilen 
vergessen, ist höchst unwahrscheinlich.
Genauso verwunderlich ist aber eine Isolationsspannung einen Faktor 10 
größer als man von der DS-Durchbruchsspannung erwarten würde.

Ich bleibe mal gespannt, was IRF mir schreibt.

> Für 500V
> Isolationspannung würde ich einfach zwei ICs/MOSFETs nehmen, den Platz
> muss man so oder so aufbringen. Für 500V Isolation würde ich so oder so
Ja, das hab ich mittlerweile auch beschlossen.
Bei Privatprojekten kommt halt immer der innere Geizhals zum Vorschein, 
der erst mal überwunden werden will.

> Ohne
> Schutzlackierung würde ich der Sache nicht trauen.
Der kommt sowieso drauf. Schon allein deswegen, weil das später in 
Umgebung einer Fräse eingebaut wird. Da ist Dreck vorprogrammiert.


Iso schrieb:
> Die Methode wird sehr häufig zur Messung von Isolationswiderständen
> verwendet, in den Normen zur Elektrostatik (und Explosionsschutz)
> berücksichtigt und läßt sich auf vieles übertragen.
Interessant, Danke! Vor allem für die beiden pdfs.

> In den Unterlagen steht,
> nach welchen Standards und Methoden geprüft wird.
Zumindest wie Optokoppler geprüft werden.


Mein Fazit:
Ich hab den Verdacht, dass da einfach 2 Transistoren auf getrenntem 
Substrat in 1 Gehäuse gesetzt werden. Nennenswerte(!) Isolation ist 
vermutlich einfach nicht vorgesehen.
Ich werde 2 getrennte FETs verbauen.