Zustand der I/O-Zellen im BYPASS mode

[Hans (Gast)]

Hallo,
verwende einen Spartan-6 FPGA als Gegenstelle für einen Boundary Scan 
Test.
Wenn der JATG der einzige Konfigurationsmodus ist, in welchem Zustand 
befinden sich die I/O-Zellen im BYPASS mode?
Tristate?

Danke im voraus

[Christian R. (supachris)]

Wird durch den Pegel am HSWAP Pin festgelegt. Entweder hochohmig oder 
Pull-Up wenn das FPGA nicht konfiguriert ist. Strht alles im 
Configuration User Guide, wieso liest du den nicht mal durch?

[Edi M. (Gast)]

Genau, Hans - lies doch mal, statt den SuperChristian zu belästigen! :-)

Hans schrieb:
> Gegenstelle für einen Boundary Scan Test.

Was verstehst Du unter "Gegenstelle"? Ist nicht S6 Gegenstand des  BST?

[Strubi (Gast)]

Hi,

BYPASS ändert nichts am vorherigen Zustand. Ansonsten wäre der 
JTAG-Standard verletzt (was manche Hersteller natürlich nicht davon 
abhält, das zu tun).

[Christian R. (supachris)]

BYPASS ändert nichts, das ist richtig, aber er schrieb ja, dass JTAG die 
einzige Konfig-Art ist, und Boundary Scan Test kann man nur sinnvoll 
machen, wenn keine Konfig geladen ist. Also ist der Zustand abhängig vom 
Pegel des HSWAP Pins. Seine letzte Frage zu dem Thema hätte man auch mit 
dem User Guide beantworten können.
Einen Spartan als Gegenstelle zum Boundary Scan Test zu nehmen, ist 
durchaus sinnvoll, machen wir genauso, denn der BS-Controller ASIC von 
Göpel ist einfach mal um Größenordnungen teurer und bietet auch nicht 
mehr Funktionalität. Sinnvoller BS-Test erfordert ja immer eine BS-Zelle 
auf jeder Seite der Leitung, daher braucht man für viele Sachen einfach 
eine Gegenstelle, z.B. wenn man einen Testadapter für eine Platine baut, 
wo von einem FPGA viele Leitungen auf den Steckverbinder gehen.
Sorry, falls das etwas patzig rüber kam, aber gerade für BS Test sollte 
man den Configuration User Guide (UG380) schon mal durcharbeiten.