Hallo, ich habe einen Sensor, der über 64 LVDS Lanes mit je 300Mbit/lane/s je 12 Bit schickt. Es würde vorerst reichen, diese Daten in den RAM zu schreiben. Welcher FPGA würde das in den Griff bekommen? Wie vielen IO-Pins werden pro LVDS-Lane verbraucht? (Ich habe noch nie LVDS benutzt) Wenn ich 108 IOPins habe, wie viele bleiben übrig? Würde ein Artix-7 ausreichen? Oder kann ich sogar einen günstigeren FPGA nehmen (Cyclone IV oder V). Wie sieht es den mit dem Zynq7020 aus? Danke!
Peter schrieb: > ich habe einen Sensor, der über 64 LVDS Lanes mit je 300Mbit/lane/s je > 12 Bit schickt. Das sind ja fast 20 GBit/s.. was 2,5 GByte/s entspricht. Wie oft werden denn diese 12 Bit/Lane geschickt? Du musst die Daten ja auch irgendwo hinspeichern! Wie René schon sagte: 1 Lane = 2 Pins..
Du brauchst übrigens drei I/O Bänke dafür (pro Bank gibts 24 LVDS Lanes). CMV12000? :-) Was kostet so ein Klopper?
Albert G schrieb: > Du brauchst übrigens drei I/O Bänke dafür (pro Bank gibts 24 LVDS > Lanes). > > > CMV12000? :-) > Was kostet so ein Klopper? Jepp genau der($1265 ohne Steuern, ab 100Stück schon $870)... Ziemlich teuer der Spaß. So wie es aussieht werde ich auch kein FPGA finden der viel günstiger ist, oder? Da wäre aber auch noch die Frage, wo man einen µPGA Sockel bekommt, jemand eine Idee?
Naja, das ist auch mit Mittelklasse FPGAs machbar, aber dann? Was soll mit den Daten passieren? Der interne Block RAM ist im Nu voll, und für externen DDR-RAM sind die Geschwindigkeiten dann schon recht hoch. Für PC Interfaces erst recht... Was soll denn da rauskommen für ein Projekt?
Christian R. schrieb: > Was soll > mit den Daten passieren? Der interne Block RAM ist im Nu voll Genau daher meine Frage, wie häufig die Daten mit den 300Mbit/s angerauscht kommen. Tun sie das nur alle paar Minuten, dann hat man genügend Zeit, die Daten sonstwo hin zu schieben. Aber da wir nichts über die Applikation wissen, können wir auch nicht sagen, was er für nen FPGA braucht
Peter schrieb: > Jepp genau der($1265 ohne Steuern, ab 100Stück schon $870)... Schnäppchen! :-) > So wie es aussieht werde ich auch kein FPGA > finden der viel günstiger ist, oder? Na so teuer wohl nicht. > aber dann? Was soll mit den Daten passieren? Ich glaube das hier: Beitrag "ARM und FPGA - selber Adressraum?"
Seh ich das Richtig ? fuenf 300 MSample 12 bit ADC sollen angesteuert werden ? Nein, ueber jeden Link kommen mit 300MBit 12bit werte, dh die ADC laufen nur mit 25MSample ? 300MBit ist fuer einen LVDS link eher Einschlafen. Davon abgesehen sind 300MBit mit 150MHz zu machen. Also einem guenstigem Cyclone3, denk ich. Worum geht's denn genau ?
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.