Pinbelegung?!

[VHDL_Starter (Gast)]

Guten Tag miteinander
Ich bin absoluter Neuling im VHDL-Programmieren und beschäftige mich 
seit einigen Tagen mit dem Ansteuern eines Servos.
Fast das gesamte habe ich von meinem Lehrer so übernommen. Nun ist aber 
meine Frage, wie muss ich die Pins der Input: length (0 bis 10) belegen? 
Muss ich denen eine separate Pulsbreite zuteilen?
Stimmt das Programm überhaupt?

Herzlichen Dank im Voraus

Mein Programm:

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
--------------------------------
entity Servo is
    PORT (
        clk50M   : in std_logic; --50MHz Sysclk
        length   : in std_logic_vector(10 downto 0):= "00010100000";
        servo    : out std_logic);
end Servo;
--------------------------------
architecture ServoPuls of Servo is
    signal cnt50M: integer range 0 to 500 :=0;
    signal cnt10u: integer range 0 to 2000 := 0;
    signal Takt10u: std_logic;
    signal Len: std_logic_vector(10 downto 0);
    signal ServoTakt: std_logic;
begin
--Erzeugung des 10us Taktes----------------------
  process (clk50M)
  begin
    if (cnt50M=0) then
    Len <= Length;
    end if;
     if (clk50M='1' and clk50M'event) then
      if (cnt50M < 500-1)
      then cnt50M<= cnt50M+1;
      else cnt50M<= 0;
      end if;
     if (cnt50M<250) then 
       Takt10u<='1';
       else Takt10u<='0';
     end if;
    end if;
          end process;
--Erzeuge Servotakt 1..2ms in 20ms----------------
  process (Takt10u)
  begin
   if (Takt10u='1' and Takt10u'event) then
    if (cnt10u < 2000)      --Periode 20ms
      then cnt10u<= cnt10u+1;
      else cnt10u<=0;
    end if;
           if (cnt10u < Len)      --Servotakt 1..2ms
              then ServoTakt<= '1';
                     else ServoTakt<= '0';
                  end if;
   end if;
  end process;
Servo<= ServoTakt;
end ServoPuls;

[Dieter (Gast)]

Regel 1:
Der Clock ist heilig.

  process (Takt10u)
  begin
   if (Takt10u='1' and Takt10u'event) then

daraus mach mal ganz schnell:

  process (clkM)
  begin
   if rising_edge(clkM) then
      if Takt10u = '1' then

2. cnt10u kann überlaufen, bei einem unsigned kein Problem, bei einem 
Integer nicht schön

3. wo werden die FF initiert. Kein Reset vorhanden. cnt10u kann im 
synthetisierten Code auf '0' stehen, muss es aber nicht. Das kommt auf 
den Synthetisierer an

4. wenn length Vektor von außen kommt einsynchronisieren!

5. nutze CONSTANTS mit sinnvollen Namen, bei den ganzen Werten blickt 
doch keiner durch

&. SIMULIEREN der Funktion... geht in Xilinx WebPack, ModelSim oder GHDL

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

VHDL_Starter schrieb:
1.
> if (cnt50M=0) then
>     Len <= Length;
>     end if;
Du hast keine Angst vor Glitches? Das ist ein kombinatorischer 
Vergleich, der zum asynchronen Setzen von Len führt. Was, wenn der 
Zähler cnt50M von 255 auf 256 hochzählt, und die Flipflops ein wenig 
schneller zurückgesetzt als gesetzt werden? Dann ist der Zählerwert für 
einen glitchigen Augenblick lang Null.

2.
>  process (clk50M)
>  begin
>    if (cnt50M=0) then
>       Len <= Length;
>    end if;
>    if (clk50M='1' and clk50M'event) then
Deine Simulation wird nicht zur Realität passen, weil cnt50M nicht in 
der Sensitivliste ist, aber kombinatorisch (=ausserhalb des Taktes) 
abgefragt wird.

3. sieh dir mal den Screenshot an und ersetze das 'c' in den eckigen 
Klammern durch 'vhdl'

4.
> length   : in std_logic_vector(10 downto 0):= "00010100000";
Es macht keinen Sinn, einen Eingang auf einen Wert zu initialisieren. 
Sowas gibt es in der realen Hardware auch nicht.

5.
> Mein Programm:
Du programmierst hier nicht, sondern du beschreibst Was. Deshalb 
besser so:
> Meine Beschreibung:

6.
> use ieee.std_logic_1164.all;
> use ieee.std_logic_unsigned.all;
Siehe den Beitrag "IEEE.STD_LOGIC_ARITH.ALL obsolete"

7.
> Fast das gesamte habe ich von meinem Lehrer so übernommen.
DAS ist natürlich böse...   :-o


Dieter schrieb:
> 4. wenn length Vektor von außen kommt einsynchronisieren!
Wobei das nur asynchrone Signale betrifft, und Einsynchronisieren von 
Vektoren sowieso nicht klappt. Da müsste dann mit einem 
Datenübernahmesignal (oder Handshakesignal[en]) gearbeitet werden...

Zum Takt: der ist wie der "Highlander". Es kann nur einen geben!

Siehe da meine Postulate:
Beitrag "vhdl-richtlinien f. synthese?"

[VHDL_Starter (Gast)]

Herzlichen Dank für die schnelle Antwort. :)

Mir ist immer noch nicht ganz klar, für was denn die Length inputs 
überhaupt gebraucht werden? Kann ich damit das Programm "starten"?
Weil meine eigentliche Aufgabe, die ich realisieren will ist, dass ich 
einen bestimmten Taster drücken will und sich dann der Servo auf den 
darauf zugewiesenen "Wert", den ich bestimme(z.B. Tast1-> 10°), stellt. 
Das sollte grundsätzlich doch schon irgendwie möglich sein? Oder bin ich 
jetzt völlig auf dem Holzweg?!

Dieter schrieb:
> 2. cnt10u kann überlaufen, bei einem unsigned kein Problem, bei einem
> Integer nicht schön

Was bedeutet überlaufen genau und wie kann ich dies umgehen?

Grüsse

[Uwe (Gast)]

Bitte vollständig lesen !
http://www.elektronik-kompendium.de/sites/dig/index.htm

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

VHDL_Starter schrieb:
> Kann ich damit das Programm "starten"?
Hast du meinen Post eigentlich gelesen?

> Was bedeutet überlaufen genau
Was passiert bei einem 8-Bit Zähler, wenn er auf 255 steht und ein 
Zählimpuls kommt?
>  und wie kann ich dies umgehen?
Du verwendest einen sättigenden Zähler.

Dieter schrieb:
> 2. cnt10u kann überlaufen
Kann er nicht. Sieh mal den Quelltext sauber formatiert:

   if (Takt10u='1' and Takt10u'event) then
     if (cnt10u < 2000) then     --Periode 20ms
       cnt10u <= cnt10u+1;
     else 
       cnt10u <= 0;
     end if;

Allerdings zählt der Zähler 2001 Schritte. Die PWM ist also ein bisschen 
ungenau...