Hallo zusammen, ich bin seit einiger zeit hier leser im forum. nun hätte ich da aber auch mal ein frage. dieses thema wurde hier schon mal ein paar mal erwähnt aber ich bin immer noch nicht ganz schlau draus geworden, bzw. es war nicht das passende dabei. ich habe hier eine NI PXIe-7962R http://sine.ni.com/nips/cds/view/p/lang/de/nid/208166 und analoge drucksensoren die mir ein 5V signal liefern. also muss ich durch einen spannungsteiler,pegelwandler,etc. das singal auf max 3,3V bringen. abgreifen kann ich aber erst vor meinem bnc auf smb kabel. das ganze gilt für 20 kanäle die mit unter 1µs abgetastet werden sollen. was die sache nicht leichter macht. ich steh grad ziemlich auf der leitung wie ich das am besten mache. daher hoffe ich das ihr mir durch eure fachkompetenz weiterhelfen könnt. vielen dank im vorraus!
Also wenn du analoge Drucksensoren an die Karte anbinden willst, dann brauchst du wohl noch AD-Wandler, weil so wie ich das sehe, hat die Karte nur Logic-IOs.
Was genau ist denn dein Problem? Ein Spannugnsteiler von 5 V auf 3,3 V ist ja nicht so schwer zu berechnen. Allerdings ist ein FPGA ein digitaler Baustein, um Analogsignale einzulesen brauchst du einen A/D-Wandler. Bitte versuch, deine Frage etwas präziser zu stellen, sonst werden kaum sinnvolle Antworten kommen.
Tachen schrieb: > Entweder du brauchst ADCs oder pro Kanal 2xdiff In und 1xOut ! Das habe ich schon öfters gelesen, aber wir funktioniert das? Also ohne ADC? Ich würde nämlich gerne etwas mit analogen Signalen spielen, mal ein Voltmeter bauen oder so, und dafür einfach nur den FPGA verwenden. Geht das mit den Spartan3 oder können das erst Virtexe? Vielen Dank! -gb-
Ich habe das auch nur mal auf Elektronik Praxis gelesen. Der Titel war irgendwie "Rechnen mit halben Bits bei ADCs" o.ä. Im Prinzip haben sie da an einem Ausgang eines FPGAs ein normales RC-Filter dran hängen und geben eine PWM o.ä. aus. Dann legen sie einen Pin eines diff-IN am Ausgang des Filters hin und den anderen Pin des diff-IN als "ADC-Eingang". Jetzt werden sie wahrscheinlich die PWM so lange erhöhen bis der Komparator kippt und können dann über das Tastverhältnis die Spannung berechnen!? Ohne Gewähr dass das wirklich so war.
Tachen schrieb: > Ohne Gewähr dass das wirklich so war. Naja, fast. Hab den Artikel doch noch gefunden: http://www.elektronikpraxis.vogel.de/hardwareentwicklung/pld-und-asic/articles/387206/
Johannes E. schrieb: > Was genau ist denn dein Problem? Ein Spannugnsteiler von 5 V auf 3,3 V > ist ja nicht so schwer zu berechnen. > also ad-wandler etc. die sachen hab ich alle. es geht mir drum ob ich einfach nur en spannungsteiler davor schalten kann oder ob ich noch andere sachen beachten muss, bezüglich der abtastrate, galvanische trennung und so. "der diodenstrom von 3mA (Beispiel Xilinx)" darf auch nicht überschritten werden. ich bezieh mich da auf folgenden artikel: http://www.mikrocontroller.net/articles/Pegelwandler#5V_-.3E_3.3V ein einfacher spannungsteiler mit z.B. 10k und 6,6k kommt mir als lösung zu einfach vor. aber lass mich gern eines besseren belehren.
Nico G. schrieb: > also ad-wandler etc. die sachen hab ich alle. Und welchen Ad-Wandler hast du? Und welche Spannungspegel meinst du anpassen zu müssen? Die analogen zwischen Sensor und AD-Wandler oder die digitalen zwischen AD-Wandler und der PXI-Karte? Nico G. schrieb: > das ganze gilt für 20 kanäle die mit unter 1µs abgetastet werden sollen. Mit welcher Auflösung und mit welcher Genauigkeit soll da abgestastet werden? > ein einfacher spannungsteiler mit z.B. 10k und 6,6k kommt mir > als lösung zu einfach vor. Das kommt auf die Ausgangsimpedanz der Sensoren, die Eingangsimpedanz des AD-Wandlers, die gewünschte Genauigkeit und die verlangte Geschwindigkeit an. Überschlägig kannst du sagen: wenn du eine Messkarte für >5k€ brauchst, dann ist ein Spannungsteiler für <50m€ als Eingangs- beschaltung zu wenig... > was die sache nicht leichter macht. Offenbar nicht... Dir fehlt augenscheinlich ein wenig der Überblick über das Gesamtsystem und die entstehenden Datenraten. Zeichne einfach mal ein Bild mit den Komponenten, gib den beteiligten Elementen Namen, trag ein, was wo wie schnell gemessen/übertragen werden soll und poste das hier. Dann weiß jeder, worüber diskutiert wird.
Nico G. schrieb: > es geht mir drum ob ich einfach nur en spannungsteiler davor schalten > kann oder ob ich noch andere sachen beachten muss, bezüglich der > abtastrate, galvanische trennung und so. Wie soll das jemand beantworten können, wenn du keine Angaben zum verwendeten A/D-Wandler, Sensor, zum Aufbau und anderen Randbedingungen gibst. Ob eine galvanische Trennung notwendig ist, hängt von vielen Faktoren ab. > "der diodenstrom von 3mA > (Beispiel Xilinx)" darf auch nicht überschritten werden. Welche Diodenstrom? Wenn der Spannungsteiler vor dem A/D-Wandler sitzt, wie soll dann ein Diodenstrom im Xilinx damit zusammenhängen. > ich bezieh mich da auf folgenden artikel: Dieser Artikel wurde für digitale Signale geschrieben. Möchtest du das Analogsignal (0..5V) auf den Eingangsbereich des A/D-Wandlers anpassen oder das digitale Ausgangssignal das A/D-Wandlers an die Pegel des FPGAs?
user schrieb: > Wobei das ganze dann eher ein "Schätzeisen" wird Nicht unbedingt... Zitat: Key Features • SNR 60 dB (compares to 10 bits effective resolution) • Sample-rate up to 500 k samples per second • Input range 0 to 3.3 V with high linearity • Cost-efficient for multi-channel-systems • Resources < 200 LEs for Altera Cyclone-IV Quelle: http://www.missinglinkelectronics.com/files/papers/MLE-TB20110419.pdf Meines Wissens nach wurden die FPGAs von Altera auch entsprechend qualifiziert. Und Herr Flügel schreibt im verlinkten Artikel ja selbst, dass die Genauigkeit nicht schlecht ist, bzw. der Fehler hauptsächlich an der ungenauen Referenzspannung des Eval-Boards (die eigentlich keine Referenz ist) liegt.
Michael Fuhrmann schrieb: > Input range 0 to 3.3 V with high linearity wobei "high linearity" ein relativer Begriff ist. Aus dem Diagramm auf Seite 8 lese ich ca. 1,5% Linearitätsfehler (maximale Abweichung bezogen auf Messbereich) ab. Bei "normalen" A/D-Wandlern liegt der Linearitätsfehler so in der Größenordnung von 1 LSB oder besser, selbst ein billiger 8-Bit Wandler erreicht da 0,4 %. Was ich in dem PDF auch nicht verstehe sind die Angaben zu SFDR und SNR: Bei 1 kHz ist SNR mit 56 dB angegeben, SFDR mit 39 dB. Eigentlich hätte ich für SNR einen kleineren Wert als für SFDR erwartet.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.