Preis fuer FPGA Design Arbeit

[Mark W. (kram)]

Hallo,

wie hoch ist der Preis fuer eine FPGA Design Arbeit so im Durchschnitt 
in Deutschland?
Beispielsweise wenn man eine Firma beauftragt, ein Design nach Vorgaben 
zu realisieren und diese dafuer mit einem Mitarbeiter 3 Monate Vollzeit 
benoetigen wuerde.
Ist nur als Abschaetzung gedacht, um eine ungefaehre Vorstellung zu 
haben.
Beispiele waeren gut.

Mark

[Fpgakuechle K. (Gast)]

Bei GULP.de finden sich Stundensätze für Freiberufler, vor 6 Jahren lag 
die Hausnummer für FPGA-Entwicklung bei 65 €/h. Ist aber alles 
Verhandlungssache.

MfG,

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Mark W. schrieb:
> wie hoch ist der Preis fuer eine FPGA Design Arbeit so im Durchschnitt
> in Deutschland?
Regiearbeiten ("zwischendurch", "auf Zuruf"): 1k€/Tag

> Beispielsweise wenn man eine Firma beauftragt, ein Design nach Vorgaben
> zu realisieren und diese dafuer mit einem Mitarbeiter 3 Monate Vollzeit
> benoetigen wuerde.
Grob überschlagen: 3 x 21 Tage = 63k€
Danach: Verhandlungssache. Mit viel Verhandlungsgeschick kommst du auf 
30-40k€ runter...

>  mit einem Mitarbeiter 3 Monate Vollzeit
Kannst du das abschätzen?

> Beispiele waeren gut.
In der Tat. WAS willst du vergeben? Ein "einfaches" EA-Design ist 
billiger. Eines, das zu 90% aus vorgefertigten Cores besteht, kostet 
zusätzlich Lizenzen/Royalties...

[Fpgakuechle K. (Gast)]

Da hats Beispiele für VHDL-Cores
http://www.zipcores.com/

Für eine Einzelanfertigung ist das aber niedrig, schätze hier ist der 
Entwicklungsaufwand (Stunden) auf mehrere Kunden umgelegt worden.


Ein älterer Thread mit Stundensätzen findet sich dort:
Beitrag "Stundensätze  - zur Information -"

MfG,

[René D. (Firma: www.dossmatik.de) (dose)]

Es hängt auch etwas vom Lastenheft ab.

Da viele in Softwarealgorithmen denken und diese schnell mal in Hardware 
haben wollen, ist die Sache nicht so portierbar wie sich es der Kunde 
vorstellt.
Man muss sich gewöhnen, dass alles im FPAG parallel abgeaarbeitet wird 
und nicht sequentiell. Die Denke ist hier etwas schwierig.

So ein Stück Software Quellcode als Arbeitsgrundlage ist schlecht.


Das Beste ist ein Blockschaltbild und davon die Schnittstellen mit 
Taktdiagramm abgeleitet.

Kannst ja mal mich anpingen, wenn du was hast.

[Fpgakuechle K. (Gast)]

Und ein FPGA-design (VHDL) allein macht den Job auch nicht. Auch das 
Pin-Layout (schematic, bei Highspeed auch Layout) muss stimmen. Das 
solltest du mit dem Blockbild auch gleich mitgeben oder mitbeauftragen.

Spass bereiten auch Kunden die x Bits AD-wandler breite wollen, + w-fach 
oversampling + y-tap filter über z-Kanäle und dann keine ausreichende 
Kühlung vorsehen ...

Also Leistungsabschätzung und Entwärmungskonzept auch mit beauftragen 
...


MfG,

[Schlumpf (Gast)]

Ich würde mal ca. 100 Euro / Stunde ansetzen.

[Dieter (Gast)]

und vom Aufwand her kann man VHDL eher mit Assembler als mit einer 
Programmiersprache vergleichen.
Dazu kommt die Zeit für die Verifikation die auch nicht zu verachten ist 
und meist mehr Zeit als alles andere in Anspruch nimmt.

[Dieter (Gast)]

achja und ein seriöser Anbieter wird sich nicht auf eine Verification on 
Chip einlassen. Dafür gibt es viel zu viele Fallen ala PCB Layout, Pin 
Layout, Leitungslänge, etc. die im schlimmsten Fall dazu führen, dass 
das Design manchmal funktioniert und manchmal nicht.
Auf diese Diskussion wird sich kein Anbieter einlassen und sich durch 
ausreichende Verifikation absichern.

[Mark W. (kram)]

An alle,

Vielen Dank fuer die Hinweise. Gibt mir einen ungefahren Ueberblick.
Zu "Vergeben" habe ich derzeit leider nix.

Zur Zeit macht das bei uns jemand auf Vertragsbasis. Und wir sind 
eigentlich zufrieden.
Nach den Zahlen liegt er auch im sehr guten Rahmen. :-)

Wollte nur mal wissen, so als backup.

Mark