Erste Platine (und das erste Hobbyprojekt) meines Lebens.

[GS (chromosoma)]

Morgen!=)

Meine erste Platine für mein Hobbyprojekt "Aquisition Board" ist so gut 
wie fertig

Projektbeschreibung --> Beitrag "CPLD in Design intergrieren, Brauche kleine Beratung:)"

Einige änderungen habe ich vorgenommen:
 Statt VGA  ---> BNC für das bequeme floating Eingangssignal.
 Für Takterzeugung nehme ich 250 MHz XO, für ADC werde ich diesen CLK 
mit Hilfe von CPLD teilen.


Es fehlt nur  mein Name, 4xM3 Löcher für Abstandbolzen  und mein Logo, 
das ich mir noch nicht ausgedacht habe:)

Aber bevor ich die Platine bestelle, würde ich gerne das Feedback hören. 
Ich habe sicherlich irgendwo ein Anfängerfehler gemacht.

 Insgesamt wird es 128 cm²,  recht teuer wird es... ca. 40 Euro bei der 
Sammelbestellung hier, oder  80 Euro bei oshpark.com. Wobei ich bei 
oshpark für das Geld drei Exemplare bekomme, und das Qualität dort 
vermutlich besser ist.Ich habe sowieso  Bauteile für zwei Modulen, also 
kann ich ein Modul noch verkaufen (falls es ein Erfolg wird):)

Anbei die  wichtigen gerber Dateien.


Freue mich auf ihre konstruktive Kritik:)

[Nooby (Gast)]

Geh mal in das PCB-Fenster > Tools > Design Rule Check > Run DRC im 
neuen Fenster (links unten) anlicken.

- CH0 bis CH1 der Bestückungsdruck gehört da nicht hin. Das sollte wenn 
überhaupt auf einem mechanical Layer sein (mech. 13,14). Das wird der 
aber der DRC auch sagen.

- Bestückdruck nicht so nahe an den Rand auf TOP. Dein Billighersteller 
kann dir das nicht richtig machen und verrückt das Zeug sowieso ohne 
dich zu fragen.

- Warum sind C1 und C2 so weit weg vom LDO? Die kannst fast weglassen 
wenn die sie hochinduktiv angebunden sind.

- Warum sind die Signalpfade so unnötig lang? Warum diese große Fläche 
in der garnix los is. Unter den Signalfpaden (CH0..CH2) muss eine 
druchgehende Massefläche sein. Keine einzige Signalleitung - nichts.

- Die Platinengröße kann man locker um die Hälfte reduzieren.

- Im ADTeil sind sämtliche Kondensatoren zu weit weg. Die gehören so nah 
wie möglich an das Bauteil. Ohne wenn und aber.

- Warum sind die Spulen L1...L3 plötzlich THT und nicht mehr SMT? Schau 
bei Würth da gibt es tolle Spulen und sampeln kann man da auch.

- Was sind das für Trace-breiten? 8mil? Warum nimmst nix dickeres?

- Bist du sicher, dass du bei 250MHz noch mit 2 Lagen hin kommst? 4 
Lagen (TOP, GND, VCC, BOT) würden alles erheblich vereifachen und vor 
allem große Vorteile bzgl. Signalintegrität. Außerdem passt das nicht 
mit dem Layout im Datenblatt zusammen. Hab dir den relevanten Ausschnitt 
angehängt. Entgegen eines Ratschlages eines users aus deinem ersten 
Thread den du eröffnet hast, mischt man Analogen und Digitalen Ground 
heute eigentlich immer. Bis vor einigen zehn Jahren hat man es noch 
getrennt - heutzutage macht man das nicht mehr. Aber ich glaube du hast 
das schon richtig gemacht und nur einen GND verwendet. Im Datenblatt 
steht was von Grund Plane und die bruachst du auch. Darum schlage ich 
dir den 4 Lagen Aubau vor. Du hast ja in deinem Design keine 
Groundplane. Diese paar Fetzen GND-Fläche kannst du getrost weglassen. 
Das ist keine Groundplane. Das bringt dir mimimalst bis garnichts. In 
dem Datenblatt von TI steht "Single Ground Plane" und damit meinen die 
eine druchgehende Groundplane auf der Platine die nicht unterbrochen 
ist.

[GS (chromosoma)]

Abend.
Danke fürs Feedback.

Die Signalleitungen werde ich breiter bachen und mich für die 
Massenfläsche  auf Bottom Layer sorgen.


Spricht irgendwas gegen  THT  Induktivitätn? Ich hatte sie einfach 
zuhause ligen, und dachte die nehme ich auch.
Natürlich kann ich  eine SMD Spule nehmen.

Ich bin nicht sicher, ob ich mit 2 Lagen auskomme, aber ich will auch 
den Preis in Grenzen halten.

[Nooby (Gast)]

Böser Kommunist schrieb:
> Die Signalleitungen werde ich breiter bachen

Ja kürzer sollst du sie machen. Alles zusammenrücken. 15mm von 
Eingangspunkt Platine bis AD-Pin!

Böser Kommunist schrieb:
> Massenfläsche  auf Bottom Layer sorgen.

Die sollte auch noch den AD komplett mitnehmen. Nichts - keine einzige 
Leitung soll da sein. Darum schlage ich 4 Lagen vor. Kosten übrigens 10 
Stück 60$ bei iteadstudio. Am optimalsten wäre natürlich eine völlig 
durchgehende Massefläche die du aber schwer hinbekommen wirst. Dann muss 
oben alles "einseitig" laufen.

Böser Kommunist schrieb:
> Spricht irgendwas gegen  THT  Induktivitätn? Ich hatte sie einfach
> zuhause ligen, und dachte die nehme ich auch.
> Natürlich kann ich  eine SMD Spule nehmen.

Nein sieht nur komisch aus darum hatte ich es erwähnt. Aber ist völlig 
ok.

Böser Kommunist schrieb:
> Ich bin nicht sicher, ob ich mit 2 Lagen auskomme, aber ich will auch
> den Preis in Grenzen halten.

China China China


Wenn du mir die Altium Files schickst dann kann ich sie dir 
zusammenschieben. Natürlich nur wenn du magst.

[GS (chromosoma)]

Tja, ich denke ich überarbeite meine pcb komplett. Ich werde 4 lagen 
nehmen, dadurch wird die platine noch kleiner, und billger.
D.h  1. Lage ist signalayer, 2. GND,3. Vcc,4 auch fuer Signal. Richtig?


Wenn schon pcb layouten lernen, dann mal richtig.

[Nooby (Gast)]

Böser Kommunist schrieb:
> Tja, ich denke ich überarbeite meine pcb komplett. Ich werde 4 lagen
> nehmen, dadurch wird die platine noch kleiner, und billger.
> D.h  1. Lage ist signalayer, 2. GND,3. Vcc,4 auch fuer Signal. Richtig?
>
>
> Wenn schon pcb layouten lernen, dann mal richtig.

Ganz genau richtig. Um den Rand kommt ein aus Leiterbahnen (~3mm breit) 
bestehender Ring auf ALLEN Layern bis auf Ground-Layer. Das bleibt ganz 
durchgängig. Alle 3 Ringe (auf den Layern Signal 1, Signal 2, Vcc) 
werden mit Vias (mittig auf diesem Leiterbahnring) mit dem GND-Layer 
verbunden. Als Abstand zwischen Signal1,2 bzw. Vcc zu diesem GND-Ring 
reichen 10mil. Vias alle 3-5mm oder wenn kleiner (max. vorkommende 
Wellenlänge / 8) mm sollten reichen. Freie Flächen auf Signal1,2 werden 
mit Vias flächig alle (max. vorkommende Wellenlänge / 8) mm nach 
GND-Plane verbunden. Flächen die zu klein sind mehr als 1 Via zu tragen 
(gem. obriger Regel) sollten gelöscht werden. Bauteile kommen auf 
Signallayer1.

[GS (chromosoma)]

Hallo, nun habe eich meine Platine komplett überarbeitet.
Jetzt besteht sie aus 4 Layern, ist kleiner und  schöner (symmetrischer)

Anbei die neue Gerber Dateien.


Feedback erwünscht:)

[Reinhard Kern (Gast)]

Hallo,

nur ein Tipp fürs nächste mal: du machst diese LP ja nicht selbst in der 
Waschküche, daher kannst du deutlich kleinere Vias nehmen, das macht dem 
Fertiger garnichts und erleichtert manches.

Ansonsten sehe ich keine Fehler.

Gruss Reinhard

[GS (chromosoma)]

Halo, laut http://oshpark.com/pricing

sind die vias  min .33 mm groß ( so wie auf der Platine), also kleiner 
geht nicht