Verständnisfrage IEEE 1532 (In System Configuration)

pks schrieb:

> Bei allen(?) FPGA-Herstellern findet man irgendwo den Hinweis, dass ihre
> Devices IEEE 1532 konform sind.
> Was mich jetzt intersessiert - bedeutet das, dass es einen einheitlichen
> Mechanismus (unabhängig davon, dass weitere Herstellerspezifische
> Mechanismen existieren) gibt, mit dem alle standardkonformen Devices
> (Unter Berücksichtigung des dazugehörigen .bsd-files) konfiguriert
> werden können?

Lese ich genauso, alle 1532 konformen FPGA's lassen sich über JTAG 
konfigurieren und die Hersteller FPGA Soft erzeugt für die 
standardkonformen
JTAG-programmer passende Programmierfiles (ISC - InSystemConfiguration 
oder auch STAPL-files). für Actel-Fusion kann ich das aus eigener 
Erfahrung bestätigen.

MfG,

Meine Frage ging eher in die Richtung, ob die Prozedur (Also die Abfolge 
von JTAG-Instructions) immer Vendor/Device-spezifisch ist, oder ob es 
eine Standardprozedur gibt, die für alle Devices funktioniert.

pks schrieb:
> Meine Frage ging eher in die Richtung, ob die Prozedur (Also die Abfolge
> von JTAG-Instructions) immer Vendor/Device-spezifisch ist, oder ob es
> eine Standardprozedur gibt, die für alle Devices funktioniert.

Den WP Eintrag 
http://en.wikipedia.org/wiki/Joint_Test_Action_Group#Widespread_uses 
lese ich so das es für die Erzeugung der (herstellerspez.) 
JTAG-Sequenzen die herstellerspez. Tools bedarf.


Die Programmierfiles (STAPL) sind gut lesbar für menschen, da könnte die 
JTAG-kommando Abfolge gut erkennbar sein. Vergleich mal eins für Altera 
und eins für Actel.

Ferner könnte der kurze Eintrag
http://www.altera.com/products/devices/max7k/features/m7k-ieee1532.html
erhellend sein.

" The IEEE 1532 standard is a hardware standard that defines the actual 
ISP algorithm for each device, while Jam STAPL is a software standard 
that defines the file format that stores the programming information for 
the chain of devices."

Eine Kopie des Standards kann ich dir leider nicht überlassen.

Fpga Kuechle schrieb:
> Eine Kopie des Standards kann ich dir leider nicht überlassen.

Hab ich schon. Allerdings finde ich den ziemlich mühsam zu lesen...

Aber wenn Du mal einen Blick uf Anhang B wirfst ist dort ein Flow für 
"Programming a single, basic ISC device" beschrieben. Das würde ich 
jetzt so interpretieren, dass jedes standardkonforme Device auf diese 
Art programmierbar ist!? Wenn man sich ein STAPL oder SVF file eines 
FPGA-Herstellers anschaut, sieht der Flow aber anders aus.