|
Anzeige
|
Frequenzteiler 2:1 mit 74hc74?
Gast
#3256196
http://www.produktinfo.conrad.com/datenblaetter/150000-174999/164291-da-01-en-74HC74.pdf Hallo ich möchte einen frequenzteiler bauen und habe vorher schon gesucht wie und womit man das am besten macht. Dort wurden 74hc74 empfohlen. Die Beschaltung klappt allerdings nicht. Kann mir jemand weiter helfen? LG Raphael Hallo, Wie ist denn deine Verdrahtung? Du kannst zwar einen Frequenzteiler damit aufbauen, aber nur, wenn du aus dem D-FF ein T-FF machst => !Q zu D und Clk ist dein Eingang der Frequenz. Q ist dann deine halbe Frequenz.
Gast
#3256238
Zitat : Nimm einen 74HC74. Das sind 2 D-Flipflop im Gehauese. Einen Teiler durch 2 erreichst du indem du den /Q Ausgang mit dem D Eingang verbindest. Dein Signal l auf den Clock Eingang , Preset u. Clear auf '1' legen und schon erschein dein Takt am Q u. /Q Ausgang. Genau so hatte ich es. Es stand auch noch da das pre und clr 1 sein sollen funktioniert aber leider nicht :( Hast Du beide D-FF in Nutzung oder hast Du einen auf einen festen Pegel gelegt(also D,Clk,Preset und Reset auf +)?
Gast
#3256253
> Die Beschaltung klappt allerdings nicht.
Schaltplan. Was klappt nicht?
Raphael schrieb: > Die Beschaltung klappt allerdings nicht. Das ist zu wenig Information. Wie sieht dein Eingangssignal aus? Welches Signal liefert der Ausgang? Welches Signal hättest du stattdessen am Ausgang erwartet?
Gast
#3256263
Hast du pin 7 auf GND gelegt?
Gast
#3256423
Sebastian H. schrieb: > Hast Du beide D-FF in Nutzung oder hast Du einen auf einen festen Pegel > gelegt(also D,Clk,Preset und Reset auf +)? So hatte ich es Pre dauerhaft + Reset dauerhaft + D mit /q verbunden Clk taktsignal Wenn es so ist macht Q irgendwas ohne erkennbares Muster. Raphael schrieb: > Sebastian H. schrieb: >> Hast Du beide D-FF in Nutzung oder hast Du einen auf einen festen Pegel >> gelegt(also D,Clk,Preset und Reset auf +)? > > So hatte ich es > > Pre dauerhaft + > Reset dauerhaft + > D mit /q verbunden > Clk taktsignal > > Wenn es so ist macht Q irgendwas ohne erkennbares Muster. Wenn das FF so verdrahtet ist, dann muss es gehen. Trotzdem wäre es sinnvoll, den Schaltplan/Skizze und dein Eingangssignal hier vorzustellen, denn so können wir erkennen, ob z.B. ein Aufbau/Verdrahtungsfehler oder dein Eingangssignal für Störungen(zu hohe Frequenz?) sorgt. Kann es sein, dass FF1 und 2 in irgendeiner Form miteinander Verbunden wurden, so dass es zu dem undefinierten Zustand kommt oder hast Du nur ein FF angeschlossen, so wie in diesem Link? http://expeyes.in/sites/default/files/Experiments/schematics/clock-divider.png Raphael schrieb: > Wenn es so ist macht Q irgendwas ohne erkennbares Muster. Poste doch mal einen Oszi-Screenshot mit dem Takt- und dem Ausgangssignal. Ganz sicher kann jemand anderer etwas darin erkennen. Vielleicht hat das Taktsignal starke Überschwinger, die das Flipflop bei jeder Flanke mehrfach toggeln lässt. Vielleicht ist auch einfach die Frequenz zu hoch. Oder generierst du das Taktsignal etwa mit einem Taster? Es gibt noch hundert weitere mögliche Fehlerursachen. Aber mit etwas mehr Informationen lässt sich das Problem sicher eingrenzen. http://www.mikrocontroller.net/articles/Kondensator#Entkoppelkondensator Gern vergessen, immer bereut ;-)
Gast
#5229263
Denkt ihr ich kann in so einen 74HCT74 25MHz als CLK reinschicken ? Im Datenblatt stehen 22MHz bei 4,5V und 24MHz bei 5,5V drin. Laufen soll er mit 5V. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
