Gast
#3335554
Hi, Leute. Erstmal möchte ich sagen, dass ich nicht wirklich viel Erfahrung mit VHDL und Co habe, arbeite damit seit ca. 3 Monaten. Nun zur meiner Frage. Ich habe ein std_logic_vector(0 to 1024) und eine Zahl n. Ich möchte nun jedes n-te bit im Vektor auf 1 setzen. Dazu habe ich folgenden Code: p : process (go_bit) --go_bit wird einen clock lang auf 1 gesetzt als startsignal begin if go_bit = '1' then for i in 0 to (1024-n)/n my_vector(n + (i*n)) <= '1'; end loop; end if; end process; Danach folgt noch einiges, was hier eher unwichtig ist, nur so viel: ich gebe am Ende den Vektor Stück für Stück über jtag aus (die Ausgabe funktioniert auch bei anderen Bausteinen, da ist also der Fehler ausgeschlossen). Nun, bei der Ausgabe kriege ich 1024 x 0. Meine Frage daher, was mache ich falsch? Ist es überhaupt möglich so etwas zu machen? Irgendwie stehe ich da voll auf dem Schlauch. Helft mir, schlaue Menschen. Danke schon mal im Vorraus ;-)