Forum: FPGA, VHDL & Co. Signale zwischen FPGAs abschließen?


von Ralf (Gast)


Lesenswert?

Ich muss zwei FPGAs verbinden, die sich parallele Daten mit 200 MHz 
senden (32 Bit Bus). Muss ich die Signale / Takte irgendwie 
abschliessen?

Kann / soll man dafür interne Terminationsfunktion verwenden?

von Falk B. (falk)


Lesenswert?

@ Ralf (Gast)

>Ich muss zwei FPGAs verbinden, die sich parallele Daten mit 200 MHz
>senden (32 Bit Bus). Muss ich die Signale / Takte irgendwie
>abschliessen?

Wahrscheinlich schon, siehe Wellenwiderstand.

>Kann / soll man dafür interne Terminationsfunktion verwenden?

Warum nicht?

von Ralf (Gast)


Lesenswert?

Wie schliesst man die z.B. im Fall einer Doppelverbindung ab?

Angenommen, ein FPGA-Bus geht auf zwei Bausteine, einen zweiten FPGA und 
einen Leitungstreiber, zur direkten Beobachtung mit einem LogicAnalyzer.

Der FPGA-Ausgang hat beim Schalten rund 40 Ohm, die Leitung nehme ich 
mit 50 Ohm an. Der Folge-FPGA bekommt die Eingangs-Terminatoren (so 
vorhanden!) drangeklemmt und der Leitungstreiber manuelle R 
vorgeschaltet.

Nehme ich da auch jeweils 50Ohm?

von Falk B. (falk)


Lesenswert?

@ Ralf (Gast)

>Wie schliesst man die z.B. im Fall einer Doppelverbindung ab?

Was heißt das? Unidirektional oder Bidirektional?

>Angenommen, ein FPGA-Bus geht auf zwei Bausteine, einen zweiten FPGA und
>einen Leitungstreiber, zur direkten Beobachtung mit einem LogicAnalyzer.

Klingt nach unidirektional.

>Der FPGA-Ausgang hat beim Schalten rund 40 Ohm,

So viel? Eher weniger.

> die Leitung nehme ich
>mit 50 Ohm an. Der Folge-FPGA bekommt die Eingangs-Terminatoren (so
>vorhanden!) drangeklemmt und der Leitungstreiber manuelle R
>vorgeschaltet.

Kann man machen, muss man nicht. Serien UND Parallelterminierung ist nur 
bei einigen IO-Standards üblich SSTL etc. Im Falle einer 
unidirektionalen verbindung reicht meist Serienterminierung, siehe 
Wellenwiderstand.

>Nehme ich da auch jeweils 50Ohm?

Nein. Siehe Artikel oben zum Thema Serienterminierung.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Ralf schrieb:
> Ich muss zwei FPGAs verbinden
Wie weit sind die auseinander?

von flupsi (Gast)


Lesenswert?

Datensignale und Clocksignal sind auch wieder zwei paar Schuhe und 
können unterschiedlich gehandhabt werden. Der Clock sollte auf jeden 
Fall möglichst sauber terminiert werden (hier den größten Aufwand 
treiben).
Ist ja logisch, denn wenn der Clock bedingt durch Reflexionen "Zackelt", 
könnte es zu mehrfachen irregulären Flankendetektionen kommen

Die Datensignale hingegen müssen "nur" die Setup und Hold Timings 
einhalten. Bei so vielen Datensignalen will man auch nicht so gerne 
parallel terminieren, weil das viel Strom verbraucht. Da der clock aber 
nur 1 Signal ist, kann man hier ruhig alles Erdenkliche anwenden.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.