and dürfte nicht das gewünschte Verhalten ergeben.
Das was du brauchst, nennt sich Konkatenation. Soweit ich es in
Erinnerung habe, geht das bei den std_logic_vector-Datentypen. Deswegen
findet der Simulator bei Verwendung von signed keinen
Konkatenierungsoperator.
Deswegen versuche es mal mit dem folgendend Cast:
1 | product <= std_logic_vector(highProductReg) & std_logic_vector(lowProductShiftReg);
|
Kann aber sein, dass ich mich vertue, bin gerade nur am Handy.
Sonst muss du mal nach Concatenation VHDL oder so googlen...