AVR32: hat Atmel einen hardware bug beim SPI-clock?

[dumfbacke (Gast)]

Hallo,

ich nehme gerade die SPI Schnittstelle vom AT32UC3 in Betrieb. Ist euch 
schon aufgefallen, dass Atmels clock-Puls vom SPI immer etwas kürzer ist 
als die restlichen (7 bzw. 15 Bits)? Im Errata kann ich darüber 
allerdings nichts finden.

Zur Demonstration habe ich mal einen screenshot mit angehängt. Bei 
kleinen Baudraten fällt das ganze nicht so auf. Verwendet man allerdings 
höhere (in meinem Fall läuft clk mit 33MHz), ist es schon gravierender 
und könnte durchaus Probleme bereiten die Spec des einen oder anderen 
Slaves ein zu halten.

[ttl (Gast)]

Das ist die mangelhafte Zeitauflösung deines Spielzeug Analyzer und wäre 
auch völlig egal bei SPI.

[Kaj (Gast)]

dumfbacke schrieb:
> AVR32: hat Atmel einen hardware bug beim SPI-clock?
Immer sind andere schuld... sei es ein Hardwarefehler oder aber ein Bug 
im Compiler... Das man selbst irgendwas falsch gemacht hat, das steht 
natuerlich voellig ausser frage. Und da man auch den Code gleich mit 
angehangen hat, um zu beweisen das man die Hardware richtig bedient, ist 
ja auch alles in butter...

Fehler in Zeile 42!

[Dirk K. (dekoepi)]

Wie soll die Ansteuerung von Hardware-SPI dafür sorgen, dass die erste 
CLK kürzer ist? Fällt mir beim besten Willen grade nicht ein. Daher 
würde ich den Code nicht verdächtigen. Da man aber schon Pferde hat vor 
der Apotheke kotzen sehen, könnte es wirklich hilfreich sein. Und sei 
es, um das auszuschließen.

[San L. (zwillingsfreunde)]

Dirk K. schrieb:
> Wie soll die Ansteuerung von Hardware-SPI dafür sorgen, dass die erste
> CLK kürzer ist? Fällt mir beim besten Willen grade nicht ein.

Kann ich dir nur zustimmen.


dumfbacke schrieb:
> Zur Demonstration habe ich mal einen screenshot mit angehängt.

Was für einen Logic Analyzer benutzt du?

dumfbacke schrieb:
> Bei
> kleinen Baudraten fällt das ganze nicht so auf. Verwendet man allerdings
> höhere (in meinem Fall läuft clk mit 33MHz),

Deutet schon bisschen darauf hin, dass dein Analyzer da nichtmehr 
mitmacht. Triggerst du auch auf der CLK Signal? Würde evt. erklären 
wieso die kürzere Zeit nur beim ersten CLK vorhanden ist...

[H.Joachim S. (crazyhorse)]

Denke auch, dass es am Analyzer liegt.
Hast du ein SS/CS-Signal? Falls ja, triggere mal auf das.