erstes Layout bitte um Kritik

[Christian S. (minutenmann)]

Hallo Allerseits,

Ich bitte mal über Layout/Schaltplan drüberzuschauen. Es soll ein 
Generator für Zufallszahlen werden. Das Rauschsignal wird klassisch 
durch einen in Sperrichtung betriebenen Transistor erzeugt, verstärkt 
und danach per Schmitt-Trigger digitalisiert. Das Signal soll dann 
später per µC weiterverarbeitet werden.
Warum bedrahtete Bauteile? Hier liegt noch eine Europalette mit dem Zeug 
herum und ist mir zum Wegwerfen zu schade.
Danke im Voraus für Euere Bemühungen!
vG,
Chris

[Greg (Gast)]

Auf die Schnelle fällt mir auf:
Texte werden von den Bauteilen abgedeckt z.B. C4, IC1, C8, IC3
Texte die zu nahe an den Pads liegen und deshalb nicht mehr vollständig 
zu sehen sind (werden vom Leiterplattenhersteller abgeschnitten z.B: R7, 
R9, R10 R2,R5 ,R1
Ist zwar von der Funktion nicht wichtig erleichtert aber die 
Fehlersuche.
Eine gute Seite zum nachlesen ist hier:
http://www.pcb-specification.com/de  unter Technik-Tipp fast ganz unten.

[Rena (Gast)]

Bin mir nicht sicher, aber:
Du hast die "Plus-Leitungen" mit einer Kupferfläche verbunden.
Ich hätte das noch nie so gesehen und hätte eher normale Leitungen 
gezogen bei den Plus-Leitungen und den freien Platz für eine Massefläche 
verwendet.
Es heisst doch "Massefläche"(Ground-Plane).

[Layouter (Gast)]

Bestückungsdruck auf Bauteilpads geht schon mal garnicht. Bei den 
Kondensatoren ist der Bestückungsdruck zum größten Teil OK, bei den 
Widerständen und Dioden einfach nur Schrott, da hast Du wohl die 
falschen Footprints genommen.
Lass doch mal einen DRC drüberlaufen, der wird Dich bei richtiger 
Einstellung mit Fehlern erschlagen.
Ich würde beim Bestückungsdruck z.B. auch die Bauteilwerte ausblenden, 
dann hast Du mehr Platz für den Rest.

[GB (Gast)]

Greg schrieb:
> Texte werden von den Bauteilen abgedeckt

oder

Layouter schrieb:
> Bestückungsdruck auf Bauteilpads geht schon mal garnicht

ist auch das allerwichtigste ...

Du hast die Abblockkondensatoren für die ICs falsch positioniert.

Merken:

Von den IC-Versorgungsspannungs-Pins (und Masse-Pins) erst auf das C und 
dann auf die Versorgungsspannung (bzw. Masse).

[Pete K. (pete77)]

Was sagen denn die DRC und ERC Checks von Eagle? Oder drückst Du alle 
Fehlermeldungen weg :-)

[Eagle_Layouter (Gast)]

Wäre für uns auch hilfreich, wenn z.B. das Bild (Layer: bottom) auch nur 
Infos zu diesem Layer anzeigt. Ein- und Ausblenden der dazugehörigen 
Layer beachten !!!

[... (Gast)]

Rena schrieb:
> Bin mir nicht sicher, aber:
> Du hast die "Plus-Leitungen" mit einer Kupferfläche verbunden.
Genau. Du bist nicht sicher, aber hauptsache was schreiben.... :(

Nein, er hat nicht Plus auf der TOP-Seite.

[... (Gast)]

GB schrieb:
> Merken:
>
> Von den IC-Versorgungsspannungs-Pins (und Masse-Pins) erst auf das C und
> dann auf die Versorgungsspannung (bzw. Masse).

Das mag stimmen wenn du die Spannungsversorgung in Feinstleitertechnik 
führst. So wie es der TO ausgeführt hat ist das schon ok.

[Christian S. (minutenmann)]

Danke für die zahlreichen Rückmeldungen!
Ich hab jetzt mal nachgebessert. Die Textgröße mußte verkleinert und 
einige Bauteilwerte gelöscht werden, hoffe das der Bestückungsdruck 
jetzt passt.

GB schrieb:
> Du hast die Abblockkondensatoren für die ICs falsch positioniert.
>
> Merken:
>
> Von den IC-Versorgungsspannungs-Pins (und Masse-Pins) erst auf das C und
> dann auf die Versorgungsspannung (bzw. Masse).

Ist doch so gezeichnet, oder habe ich was übersehen?
An die Versorgungsspannungspins der ICs komme ich mit den 
Abblockkondensatoren nicht näher ran.

Pete K. schrieb:
> Was sagen denn die DRC und ERC Checks von Eagle? Oder drückst Du alle
> Fehlermeldungen weg :-)

Nix, 0 Fehler ! Und nein, ich klick die nicht weg :-)))

Eagle_Layouter schrieb:
> Wäre für uns auch hilfreich, wenn z.B. das Bild (Layer: bottom) auch nur
> Infos zu diesem Layer anzeigt. Ein- und Ausblenden der dazugehörigen
> Layer beachten !!!

Hmm, welche Infos meinst Du genau? Sry, bin zur Zeit noch halbgebildet, 
was Eagle betrifft.

vG,
Chris

[... (Gast)]

Für den Leiterplattenhersteller ist es hilfreich wenn du noch die TOP 
und BOTTOM-Seite kennzeichnest.

[Philip R. (phr)]

hallo christian,

ich frage mich warum du eine top seite hast, da dein layout ja nur auf 
bottom ist.

mfg

[Christian S. (minutenmann)]

... schrieb:
> Für den Leiterplattenhersteller ist es hilfreich wenn du noch die TOP
> und BOTTOM-Seite kennzeichnest.

Danke für den Hinweis, ist erledigt.

Philip R. schrieb:
> ich frage mich warum du eine top seite hast, da dein layout ja nur auf
> bottom ist.

Weil der top-layer die Massefläche ist.

vg,
Christian

[Irgendwer23 (Gast)]

Wurst schrieb im Beitrag #3861500:
> Katastrophe.
> Lass das mit Elektronik bleiben. Lern lieber tanzen und singen.

Bei so viel geballtem Fachwisen wie bei dir kann man sich nur tief 
Verbeugen und ein paar Minuten Innehalten in stiller Andacht. Danke für 
deinen hilfreichen Beitrag!

@TP
Was mir auffällt: Einige Pins des AD829 sind offen. Das würde ich nur 
dann machen, wenn es im Datenblatt expliziet so erlaubt ist. Das würde 
ich noch nachprüfen.

[Tom (Gast)]

Kleinigkeiten aus der Praxis:
Der Anschluss für SEL würde auch oben rechts neben C2 passen. Anschlüsse 
mitten auf der Platine zwischen hohen Bauteilen finde ich etwas 
unpraktisch.

Falls DISP, OUT und SEL Steckverbinder werden sollen, würde ich statt 
der verpolbaren Stiftleisten etwas Molex-artiges wie Reichelt "PS 25/2G 
BR" oder "PSS 254/2G" nehmen oder zumindest die Pinbelegung dick in den 
Bestückungsdruck oder Toplayer schreiben. Auch die Polung des 
Spannungsversorgungsanschlusses sollte idiotensicher auf der Platine 
stehen.

[Christian S. (minutenmann)]

So, nochmal nachgebessert.

Irgendwer23 schrieb:
> Was mir auffällt: Einige Pins des AD829 sind offen. Das würde ich nur
> dann machen, wenn es im Datenblatt expliziet so erlaubt ist. Das würde
> ich noch nachprüfen.

Lt. Datenblatt ist Pin5 der Anschluss für die Frequenzkompensation für 
Verstärkungen kleiner 20. Pins 1 und 8 sind Offsetkorrektur, die 
benötige ich nicht. Es ist allerdings im Datenblatt nicht explizit 
angegeben, dass diese Anschlüsse offen bleiben dürfen. (obwohl einige 
Beschaltungsbeispiele darauf hindeuten...) Hmm...

Tom schrieb:
> Der Anschluss für SEL würde auch oben rechts neben C2 passen. Anschlüsse
> mitten auf der Platine zwischen hohen Bauteilen finde ich etwas
> unpraktisch.

Dieser Anschluss ist eigentlich ein Jumper und soll erst nach Abgleich 
von VR3 überbrückt werden. Ich hab das mal geändert.

Tom schrieb:
> Falls DISP, OUT und SEL Steckverbinder werden sollen, würde ich statt
> der verpolbaren Stiftleisten etwas Molex-artiges wie Reichelt "PS 25/2G
> BR" oder "PSS 254/2G" nehmen oder zumindest die Pinbelegung dick in den
> Bestückungsdruck oder Toplayer schreiben. Auch die Polung des
> Spannungsversorgungsanschlusses sollte idiotensicher auf der Platine
> stehen.

DISP und OUT wurden geändert, Polungen stehen jetzt auf der Platine.
Ich hoffe das passt so.

Vielen Dank an Alle für die zahlreichen Verbesserungsvorschläge!

[Andreas S. (Firma: Schweigstill IT) (schweigstill)]

Die Isolationsringe auf der Masselage sind etwas klein geraten. Bei 
selbstgeätzten Leiterplatten ohne Lötstopplack kommt es da beim Löten 
garantiert zu Kurzschlüssen, aber auch bei professionell hergestellten 
Leiterplatten kann es da zu Problemen kommen, wenn man beim 
Herumexperimentieren noch ordentlich an der Leiterplatte herumlötet. 
Letzteres kenne ich leider auch aus eigener Erfahrung. :-(

Ich würde daher empfehlen, den Isolationsabstand auf mindestens 0,5mm zu 
vergrößern.

[Irgendwer23 (Gast) (Gast)]

Christian S. schrieb:
> Lt. Datenblatt ist Pin5 der Anschluss für die Frequenzkompensation für
> Verstärkungen kleiner 20. Pins 1 und 8 sind Offsetkorrektur, die
> benötige ich nicht. Es ist allerdings im Datenblatt nicht explizit
> angegeben, dass diese Anschlüsse offen bleiben dürfen. (obwohl einige
> Beschaltungsbeispiele darauf hindeuten...) Hmm...

also in dem Fall würde ich sie auf einen sinnvollen Wert klemmen. 
Entweder über einen Widerstand oder über GND.

Wenn das hochohmige Eingänge sind, dann können sie irgendeine Störung 
aufnehmen oder wegdriften. Das kann eine Schaltung unzuverlässig und 
unberechenbar machen.

Wenn die Pins intern irgenwo hingezogen werden, ist es meistens 
unproblematisch, z.B. wenn der Pin interne Pullups hat.

[White Jack (Gast)]

Falls der Zufallsgenerator das Basis-Signal für eine statistische 
Spielverlaufsauswertung generieren soll, habe ich vor rund 30 Jahren am 
Beispiel einer verblüffend ähnlichen Schaltung lernen müssen, daß es 
völlig unverzichtbar ist (war), den analogen Teil der Schaltung vor dem 
digitalen UND der Umwelt sorgfältig abzuschirmen.

Den analogen Teil der Schaltung habe ich damals in einen Käfig aus zwei 
auf die Platine gelöteten Metallgehäuse-Hälften gesetzt.

Bis auf Abschitte für die Versorgungs- und Signalleitungen in diesen 
Käfig enthielt die finale Platine zusätzlich eine Fräsung in 
Metalldicke, so daß sich die beiden Metallgehäuse-Hälften an den meisten 
Stellen spaltfrei schließen konnten. Ob das nötig oder überflüssig war 
habe ich jedoch nicht getestet, sondern gleich "einfach so gemacht".

Die Stromversorgung für den Schmitt-Trigger und die Rauschquelle habe 
ich damals aufwendiger gesiebt. Ein RC-Glied unmittelbar vor dem 
Metallgehäuse mit den kalten Enden der C's (*) direkt am Metallgehäuse. 
Ein weiteres RC-Glied vor dem Schmitt-Trigger innerhalb des Käfigs, und 
zwei weitere RC-Glieder in Serie vor der Rauschquelle. Diese 
Verbesserung WAR damals nachweisbar!

(*) jeweils ein Tantal-Elko und ein Keramik-Kondensator parallel.

Mit KEINEM der mir damals zugänglichen Meßgeräte war der Einfluß aller 
oben beschieben Maßnahmen auf das Ausgangssignal oder dessen Spektrum 
erkennbar oder auch nur zu ahnen.

Völlig andere Einsichten in die Dinge präsentierten jedoch die 
Ergebnisse statistischer Simulationen über viele Millionen Ereignisse:

Nach der Abschirmung und den "feineren Siebungen" veringerten sich die 
Abweichungen der Zufallsquelle von der theoretischen Erwartung um 
deutlich mehr als eine Größenordnung...