- Bildergalerie

Spielerein mit Gatter : And ,Or usw in VHDL?

Peter B. (funkheld) OP 31.10.2014 09:05 #3863851

Lesenswert?

•

Hallo, guten Tag .
Ich möchte einen Art Gatterbaukasten haben zum Spielen in VHDL.
Hiermit wird schon etwas dargestellt:

library ieee; 
use ieee.std_logic_1164.all; 
use ieee.numeric_std.all; 
entity logi is
  sw0 : in  std_logic;
  sw1 : in  std_logic;
  sw2 : in  std_logic;
  sw3 : in  std_logic;
  led : out  std_logic
end logi;
architecture behavioral of logi is
signal sig1 :std_logic;   
signal sig2 :std_logic;  
signal sig3 :std_logic;  
  sig1 <= sw0  and sw1; 
  sig2 <= sw2  and sw3; 
  led  <= sig1 xor sig2;
end behavioral;


Nun möchte dieses Gatterkonstrukt mehrmals einbinden für eine 
Kettenreaktion. Wie kann man das machen?
Ich möchte mir eine Gattersammlung anlegen , die ich dann nach belieben 
verbinden kann auch mit einem Takt.

danke.
Gruss

Angehängte Dateien:

gatter.jpg (6,6 KB)

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden

Christian R. (supachris) 31.10.2014 09:32 #3863876

Lesenswert?

•

▲
▼

Wozu soll das denn gut sein? VHDL und Verilog sind ja u.a. dazu da, um 
Logik als Text darzustellen. Wenn du unbedingt willst, kannst dir 
natürlich für jedes erdenklich Gatter als VHDL Modul schreiben und das 
dann instanziieren. Aber das ist ja zwei mal von hinten durch die Brust 
ins Auge.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 31.10.2014 10:33 #3863944

Lesenswert?

•

▲
▼

Christian R. schrieb:
> Wozu soll das denn gut sein?
Vermutlich "Back to the roots!"

Nach dem AND, OR und NOT dann ein XOR, dann ein Halbaddierer, daraus ein 
Volladdierer, daraus ein Multiplizierer, und daraus dann eine 
Motorsteuerung. Alles hübsch strukturell beschrieben. Wie bei den Amis, 
die hier immer wieder mal aufschlagen...

Innovationstiefe? 0
Lerneffekt? ~0
Nutzen? <<0

Peter Bierbach schrieb:
> Ich möchte einen Art Gatterbaukasten haben zum Spielen in VHDL.
Den hast du doch: verwende einfach die "eingebauten" Schlüsselworte AND, 
NOT, OR, NOR, NAND, XOR und XNOR.

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Christoph Z. (christophz) 31.10.2014 12:06 #3864067

Lesenswert?

•

▲
▼

Z. B. so:

entity top is
end entity top;
architecture structural of top is
  -- Die component Deklaration könnte auch in einem Package stehen
  component logi is
    port (
      sw0 : in  std_logic;
      sw1 : in  std_logic;
      sw2 : in  std_logic;
      sw3 : in  std_logic;
      led : out std_logic);
  end component logi;
  -- Dazu passende Signale deklarieren
  signal sw0 : std_logic;
  signal sw1 : std_logic;
  signal sw2 : std_logic;
  signal sw3 : std_logic;
  signal led : std_logic;
begin  -- architecture structural
  -- Die Komponenten "logi" einbinden und Signale zuweisen
  logi_1: logi
    port map (
      sw0 => sw0,
      sw1 => sw1,
      sw2 => sw2,
      sw3 => sw3,
      led => led);
end architecture structural;


Auch nach zu lesen im Reichardt&Schwarz Kapitel 7 "Struktureller 
VHDL-Entwurf"

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 31.10.2014 13:29 #3864189

Lesenswert?

•

▲
▼

Oder gleich fertig vorgekaut zum direkten Runterschlucken:

library ieee; 
use ieee.std_logic_1164.all; 
entity Dual_AND_Gate is
  port( A : in  std_logic;
        B : in  std_logic;
        Y : out  std_logic);
end Dual_AND_Gate;
architecture behavioral of Dual_AND_Gate is
  Y <= A AND B; 
end behavioral;
library ieee; 
use ieee.std_logic_1164.all; 
entity Dual_OR_Gate is
  port( A : in  std_logic;
        B : in  std_logic;
        Y : out  std_logic);
end Dual_OR_Gate;
architecture behavioral of Dual_OR_Gate is
  Y <= A OR B; 
end behavioral;
library ieee; 
use ieee.std_logic_1164.all; 
entity Dual_XOR_Gate is
  port( A : in  std_logic;
        B : in  std_logic;
        Y : out  std_logic);
end Dual_XOR_Gate;
architecture behavioral of Dual_XOR_Gate is
  Y <= A XOR B; 
end behavioral;
library ieee; 
use ieee.std_logic_1164.all; 
entity NOT_Gate is
  port( A : in  std_logic;
        Y : out  std_logic);
end NOT_Gate;
architecture behavioral of NOT_Gate is
  Y <= NOT A; 
end behavioral;
library ieee; 
use ieee.std_logic_1164.all; 
entity logik is
  sw0 : in  std_logic;
  sw1 : in  std_logic;
  sw2 : in  std_logic;
  sw3 : in  std_logic;
  led : out  std_logic
end logik;
architecture behavioral of logik is
  component Dual_AND_Gate is
    port ( A : in  std_logic;
           B : in  std_logic;
           Y : out std_logic);
  end component;
  component Dual_OR_Gate is
    port ( A : in  std_logic;
           B : in  std_logic;
           Y : out std_logic);
  end component;
  component Dual_XOR_Gate is
    port ( A : in  std_logic;
           B : in  std_logic;
           Y : out std_logic);
  end component;
  component NOT_Gate is
    port ( A : in  std_logic;
           Y : out std_logic);
  end component;
  signal sig1 :std_logic;   
  signal sig2 :std_logic;  
  UND1 : Dual_AND_Gate
  port map ( A => sw0,
             B => sw1,
             Y => sig1);
  UND2 : Dual_AND_Gate
  port map ( A => sw2,
             B => sw3,
             Y => sig2);
  XOR1 : Dual_XOR_Gate
  port map ( A => sig1,
             B => sig2,
             Y => led);
end behavioral;

Nur müsste man dann konsequenterweise auch das XOR aus Invertern und 
Gattern aufbauen (siehe Bild Logik3.png)...

Angehängte Dateien:

Logik0.png (7,4 KB)
Logik1.png (8,2 KB)
Logik2.png (12 KB)

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Lothar M. (lkmiller) Moderator (Firma: Titel) 31.10.2014 13:51 #3864218

Lesenswert?

•

▲
▼

Lothar Miller schrieb:
> Nur müsste man dann konsequenterweise auch das XOR aus Invertern und
> Gattern aufbauen (siehe Bild Logik3.png)...
Wenn man sich mal so richtig selber weh tun will: siehe Anhang... ;-)

Angehängte Dateien:

Logik.vhd (2,72 KB) | Codeansicht

logik3.png (12 KB)

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Peter B. (funkheld) OP 31.10.2014 16:55 #3864493

Lesenswert?

•

▲
▼

Jup, vielen dank.

Ist sehr interessant für mich, daraus kleine Schaltungen herzustellen.

Danke.
Gruss

Antwort Zitieren Bearbeiten Löschen Beitrag melden

Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 12 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Text *

Formatierung

[c]C-Code[/c]
[vhdl]VHDL-Code[/vhdl]
[code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
[math]Formel in LaTeX-Syntax[/math]
[[Titel]] – Link zu einem Artikel
Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Anhänge

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Vorname *

E-Mail-Adresse *

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Thread beobachten

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.

Kontakt/Impressum – Datenschutzerklärung – Nutzungsbedingungen – Werbung auf Mikrocontroller.net