Gast
#3926322
Hallo liebe Forengemeinde, für mein aktuelles Board greife ich die CLK für 2 ICs ( bzw. 3 Pins ) von dem I2S-Ausgang meines Masterbausteins ab und frage mich grade, ob ich das Problemlos ohne Fanout Buffer machen kann. Zum besseren Verständniss habe ich mal ein Blockschaltbild angehangen. Die I2S Clk vom Omap 3730 wird benutzt um die beiden MCLKs der Slave-Bausteine zu bedienen und zusätzlich noch für die I2S-Kommunikation mit dem CS42448. Alles läuft hier auf 1.8V, bis auf der CS8416. Der läuft auf 3.3V (Daher der Level Translator). Clk-Frequenz ist ca. 12MHz. Letzendliche Leitungslänge würde ich jetzt mal auf max. 10cm schätzen. Die Bausteine müssen nicht 100% synchron laufen. Sicherheitshalber wollte ich Pads für mögliche, parallele Terminatorwiderstände vorsehen. Die Beleserei und das Betrachten mancher Entwicklungsboards macht mich jetzt paranoid. An und für sich dürften doch durch die 3 Eingänge nicht zu viel Strom aus dem OMAP ziehen wollen, sodass der die 3 nicht bedienen könnte oder? Bei Cypress habe ich aber in einem Entwicklungsboard sogar einen Schmitttrigger-Clk-Buffer gesehen, um die CLK auf zwei unterschiedliche Pins eines Bausteins aufzuteilen. Ist das wirklich so kritisch? Gibt es noch was anderes was schief gehen könnte, was ich vielleicht nicht beachtet habe? Würde mich über eure Tipps sehr freuen um der Paranoya endlich ein Ende zu setzen :P Beste Grüße, Na Icke wa
