CLK Fanout Buffer notwendig oder alles Quatsch?

[Icke_Wa (Gast)]

Hallo liebe Forengemeinde,

für mein aktuelles Board greife ich die CLK für 2 ICs ( bzw. 3 Pins ) 
von dem I2S-Ausgang meines Masterbausteins ab und frage mich grade, ob 
ich das Problemlos ohne Fanout Buffer machen kann.

Zum besseren Verständniss habe ich mal ein Blockschaltbild angehangen. 
Die I2S Clk vom Omap 3730 wird benutzt um die beiden MCLKs der 
Slave-Bausteine zu bedienen und zusätzlich noch für die 
I2S-Kommunikation mit dem CS42448. Alles läuft hier auf 1.8V, bis auf 
der CS8416. Der läuft auf 3.3V (Daher der Level Translator). 
Clk-Frequenz ist ca. 12MHz. Letzendliche Leitungslänge würde ich jetzt 
mal auf max. 10cm schätzen. Die Bausteine müssen nicht 100% synchron 
laufen. Sicherheitshalber wollte ich Pads für mögliche, parallele 
Terminatorwiderstände vorsehen.

Die Beleserei und das Betrachten mancher Entwicklungsboards macht mich 
jetzt paranoid. An und für sich dürften doch durch die 3 Eingänge nicht 
zu viel Strom aus dem OMAP ziehen wollen, sodass der die 3 nicht 
bedienen könnte oder? Bei Cypress habe ich aber in einem 
Entwicklungsboard sogar einen Schmitttrigger-Clk-Buffer gesehen, um die 
CLK auf zwei unterschiedliche Pins eines Bausteins aufzuteilen. Ist das 
wirklich so kritisch? Gibt es noch was anderes was schief gehen könnte, 
was ich vielleicht nicht beachtet habe?

Würde mich über eure Tipps sehr freuen um der Paranoya endlich ein Ende 
zu setzen :P

Beste Grüße,

Na Icke wa

[Icke_Wa (Gast)]

Habs Bild vergessen. Hier isset:

[Falk B. (falk)]

@ Icke_Wa (Gast)

>I2S-Kommunikation mit dem CS42448. Alles läuft hier auf 1.8V, bis auf
>der CS8416. Der läuft auf 3.3V (Daher der Level Translator).
>Clk-Frequenz ist ca. 12MHz. Letzendliche Leitungslänge würde ich jetzt
>mal auf max. 10cm schätzen.

Das passt schon. Entscheidend ist die minimale Anstiegszeit des Taktes, 
siehe Wellenwiderstand

>laufen. Sicherheitshalber wollte ich Pads für mögliche, parallele
>Terminatorwiderstände vorsehen.

NEIN! WENN, dann bestenfalls EINEN Terminierungswiderstand. Aber auch 
der zieht bei 1,8V ziemlich viel Strom. Ich würde bestenfalls 
AC-Terminierung am Ende der Leitung machen. Diese darf aber KEINE 
Abzweigungen enthalten.

>Entwicklungsboard sogar einen Schmitttrigger-Clk-Buffer gesehen, um die
>CLK auf zwei unterschiedliche Pins eines Bausteins aufzuteilen. Ist das
>wirklich so kritisch?

Glaub ich nicht. Ist halt die Frage, wie leistungsstark der Taktausgang 
ist.

[Icke_Wa (Gast)]

Ganz klares nein zur Terminierung? Das verwundert mich ja. Wie gesagt: 
Ich wollte nur die Pads vorsehen, für den Fall, dass ohne Terminierung 
es nicht funktioniert.

Aber danke für die Beruhigung. Dann werde ich den Fanout Buffer getrost 
weglassen :)

[Tmega (Gast)]

Clockbuffer mit 3 Ausgängen und dann Serienterminierung direkt am 
Buffer.

[Falk B. (falk)]

@ Icke_Wa (Gast)

>Ganz klares nein zur Terminierung?

NEIN! Ganz klares NEIN zu MEHREREN Terminierungswiderständen!
Wenn schon Terminierung, dann nur EINMAL am ENDE der Leitung. Und keine 
Stichleitungen!

[Falk B. (falk)]

@ Tmega (Gast)

>Clockbuffer mit 3 Ausgängen und dann Serienterminierung direkt am
>Buffer.

FALSCH! Eine Taktleitung mit mehreren Abgängen darf man NICHT mit 
Serienterminierung betreiben, weil dadurch in der Mitte der Leitung 
kurze Phasen mit halber Spannung anliegen. Dann kann es bei kleinsten 
eingekoppelten Störungen schon Doppelpulse geben!

[Icke_Wa (Gast)]

Hm also in nem Buch über generelle "schnelle" Signale wird das 
tatsächlich auch so gemacht. Allerdings mit beidseitiger Terminierung. 
Ich denke ich werde einfach so fahren wie gedacht. Ich mache mir die 
Option die ich im zweifellfall einfach nicht bestücke. Wenn beides nicht 
geht, wirds wohl doch ein Clk Buffer her müssen.

[HildeK (Gast)]

Icke_Wa schrieb:
> Ganz klares nein zur Terminierung? Das verwundert mich ja.

Ganz klares Ja zur Terminierung - immer bei Takten! - aber quellseitige 
Serienterminierung. In etwa so, wie unten angedeutet. Bei einem 
einigermaßen guten Treiber kann man schon bis zu drei Senken 
anschließen. Wichtig ist nur, dass jede Senke eine eigene Leitung erhält 
(außer zwei Senken sind wirklich nahe beieinander).
Dieser Vorschlag geht nur dann nicht, wenn die Quelle wirklich 
schwächlich ist. In dem Fall kann man noch einen Single-Gate-Buffer 
(z.B. 1G125) als Treiber nehmen.

                                                    |\
                 ___        ------------------------| >O-
      .-----. o-|___|------'                        |/
      |  G  | |  ___
      |_-_-_|-o-|___|------------------.
      |     | |  ___                   |         |\
      '-----' o-|___|-----.            '---------| >O-
                          |                      |/
                          |
                          |
                          |          |\
                          '----------| >O-
                                     |/
(created by AACircuit v1.28.6 beta 04/19/05 www.tech-chat.de)

[Falk B. (falk)]

@ HildeK (Gast)

>> Ganz klares nein zur Terminierung? Das verwundert mich ja.

>Ganz klares Ja zur Terminierung - immer bei Takten! - aber quellseitige
>Serienterminierung.

Aber NUR, bei Punkt zu Punkt Verbindungen!

> In etwa so, wie unten angedeutet.

EBEN!

> Bei einem
>einigermaßen guten Treiber kann man schon bis zu drei Senken
>anschließen.

Dann aber OHNE Serienterminierung!!!! Siehe Wellenwiderstand.

[Simon K. (simon)]

Falk Brunner schrieb:
>> Bei einem
>>einigermaßen guten Treiber kann man schon bis zu drei Senken
>>anschließen.
>
> Dann aber OHNE Serienterminierung!!!! Siehe Wellenwiderstand.
Oder so wie in seinem Schaltbild.

[HildeK (Gast)]

Falk Brunner schrieb:
>> Bei einem
>>einigermaßen guten Treiber kann man schon bis zu drei Senken
>>anschließen.
>
> Dann aber OHNE Serienterminierung!!!! Siehe Wellenwiderstand.

So, wie in meinem Bild gezeichnet, kann man sehr wohl drei Senken 
anschließen. Von einer Quelle, aber MIT drei Serienwiderständen 
quellseitig und natürlich EINZELNEN Leitungen zu den drei Senken.

Falk Brunner schrieb:
> Aber NUR, bei Punkt zu Punkt Verbindungen!
Natürlich! Genau das hatte ich doch gezeichnet.

[Icke_Wa (Gast)]

Das mit der Serienterminierung würde ich vom Gefühl jetzt irgendwie auch 
glauben. Habe grade noch mal in meinem Büchlein nachgeschaut und da wird 
davon gesprochen, dass auch eine parallel Terminierung mit Abzweigung 
möglich ist. Allerdings muss dann die Zuleitung zum Sternpunkt Z0 haben 
und die Abzweigungen zu den einzelnen Senken beide 2xZ0.

Leider komme ich an die Quelle nicht herran, da diese auf einem 
Eval-Board sitzt. Denke ich werde einfach vorsichtshalber einen Buffer 
verwenden. Damit wäre ich dann wohl auf der sichereren Seite.

[Icke_Wa (Gast)]

Also auf der Suche nach einem passenden Buffer werde ich grade arg 
verwirrt. Es gibt Bausteine, welche einen Eingang haben und diesen auf 
zwei Ausgänge aufteilen, was ja im Prinzip das beste ist was mir 
passieren kann. Allerdings brauchen die alle min. 2.5V Versorgung bzw. 
haben einen 2.5V Ein- und Ausgang. Bei mir ist aber alles auf 1.8V.
Viele Buffer haben für jeden Ausgang einen Eingang. Wenn ich die 
Verzweigung möglichst nah am Buffer mache, sollte das doch gehen oder? 
Klar muss der Ausgang den Senders den nötigen Strom liefern können, aber 
davon würde ich jetzt einfach mal ausgehen.