Hallo Ich beschäftige mich gerade mit der Frequenzteilung mit programmierbaren, also voreinstellbaren digitalen Teilern bzw. Zählern. Es gibt den CMOS 4059, welcher mir ganz praktisch erscheint. Das Datenblatt k.. mich jedoch an. Kann ich damit von 0 bis 9999 teilen, oder nur von 3 - 9999 ?(wenn ich nur bis max. 9999 zaehlen moechte). Wie schaltet man 2 zusammen, wenn man z.B. /999999 teilen moechte? Einfach hintereinander schalten? Das schau ich mir noch mal an. Gibt es noch grössere IC,s mit mehr Stellen? MfG
Ich wuerd dir empfehlen einen fertigen PLL zu verwenden, und alles andere sein zu lassen. Da fehlt doch einiges an Theorie, resp Einsatzwillen. Was soll das Ganze denn werden?
welches Datenblatt, es gibt mehrere Hersteller. RCA war der erste, TI oder NXP haben ihn auch, NXP als 74HC-Typ. Der Teiler ist wirklich etwas unübersichtlich, in mehreren Konfigurationen bis 15999
Siebzehn Für Fuenfzehn schrieb: > Ich wuerd dir empfehlen einen fertigen PLL zu verwenden, und alles Was ist bei Dir ein fertiger Pll? Den entsprechenden Pll Baustein aus der cmos Reihe kenn ich und da hab ich auch Literatur zur Beschaltung. > andere sein zu lassen. Da fehlt doch einiges an Theorie, resp > Einsatzwillen. Einsatzwillen ist nicht unbedingt gefragt. Ich versuche mein Verständnis für speziell das IC aufzubauen.
>Ich versuche mein Verständnis für speziell das IC aufzubauen.
Ja, dann muss es eben sein. Dann musst du eben durch. Und schaust mal
die verschiedenen Datenblaetter der verschiedenen Hersteller an. Das
Datenblatt des Hersteller, nicht eines Trittbrettfahrers.
:
Bearbeitet durch User
Danke db1uq Ich hab verschiedene Datenblätter noch einmal durchgelesen, jetzt versteht ich etwas besser. Etwas kompliziert ist im Genauen der eingestellte Modus als Faktor, wie man den Modus einstellt, und wieviele Taktimpulse bis dahin schon verbraucht sind. Wenn ich einen Oszillator mit 6 oder mehr Dezimalstellen eingestellt bekommen moechte, dann brauche ich das. Ideal wäre auch eine schnelle grobe Einstellung und eine folgende Genaueinstellung. Eine Speicherung von Spannungen für bestimmte Frequenzen waere gut. Um 2 oder mehr 4059 zusammen zuschalten, fällt mir im Augenblick nur ein, nach einem ersten 4059 einen 2ten 4059 weiterzählen zu lassen. Das gibt dann aber nur die Summe der zählbaren Impulse, nicht die addierte Anzahl Stellen. Schalte ich 2 4059 in Reihe, muss ich die gezaehlten Impulse miteinander multiplizieren, um die gesamte Teilung zu erhalten. Wenn ich nachher damit nicht zufrieden bin, werde auf die einfacheren weniger integrierten Bausteine zugreifen. MfG
Matthias schrieb: > ...nach einem ersten 4059 einen 2ten 4059 weiterzählen zu lassen. Das > gibt dann aber nur die Summe der zählbaren Impulse.. Datenblatt lesen und verstehen!
Ein so großer Teiler beim PLL ist problematisch. Die Vergleichsfrequenz wird dann Verhältnismäßig niedrig und das Phasenrauschen entsprechend hoch. Je nach Anwendung wäre für eine so feine Einstellung ein anderer Aufbau passender, etwa mit DDS Chip oder in 2 Stufen. Es gibt fertige PLLs incl. eines recht guten VCOs auf einem Chip, z.B. als ADF4001. Sonst gibt es auch noch Chips für Radio/TV Empfänger wie LM7001 und ähnliche - da ist im wesentlichen der Teiler und Phasenkompartor drin. Teiler wie 4059 oder auch 74HC193 zusammen zu schalten geht, gibt aber ein kritisches Timing. Heute könnte man dafür besser FPGA oder CPLD nehmen.
Vielen Dank Auch damit bin ich jetzt schon etwas weiter.
Allenfalls gibt es keine Anforderungen bezueglich Phasenrauschen. Der ADF4001 kann zB durch 2^14 teilen dh von 1 bis 16384 in Ganzzahlschritten. Bei einer Frequenz von Null weg. Datenblatt genau lesen... Der Ref-eingang muss dazu DC beschaltet sein. Wenn man nur teilen will kann man den geteilten Clock auf den Muxout geben
Der 4059 ist schon ganz gut. Wenn man den Modus 10 einstellt, kann man von 0 bis zu 9999 herunter auf 0 zaehlen. An der Stelle sind einzelne Datenblätter etwas undeutlich, bzw. ich muesste es nachher ueberprüfen. Das Einstellen des Modus10 erfolgt mit einer Reset-aehnlichen Schaltung und benötigt ein paar Taktimpulse vom Zaehler Eingang. Außerdem gibt es den 4059 als 74hc..4059 im SMD Gehäuse billig aus China, also kein Mouser oder so erforderlich. Den von Dir genannten Chip gibts glaub ich billig von Reichelt. Habe schon das Datenblatt down-geloaded.
Ach ja, wegen Phasenrauschen, das betrifft wohl eher den vco und evtl. den pll Baustein. Diese Teilerbausteine sind jedenfalls unumgänglich. Es wurde hier auch mal angeregt, einen Microcontroller zum Teilen zu verwenden, aber das geht nicht so leicht über so hohe Frequenzen, und der Programmablauf muss absolut Echtzeit sein.
Hallo, vor knapp einem Jahr habe ich hier mal einen "I/Q- Generator" für 450 kHz bis 30 MHz vorgestellt, der mit einem PSoC3 oder PSoC5LP von Cypress arbeitet. Dieser erzeugt Rechteckschwingungen. Die PLL ist im Chip (zur Taktaufbereitung) bereits vorhanden. Wenn man keinen 2- Phasen- Takt braucht, könnte die Frequenz eventuell verdoppelt werden. Man kann aber ebenso durch programmierbare Teiler den Frequenzbereich nach unten hin beliebig erweitern. Und es wäre einen Versuch wert, die günstig erhältlichen PSoC4- Baugruppen zu verwenden. Stichwort CY8CKIT- 049-42XX Hier der Link: Beitrag "Mikrocontroller als I/Q- Generator (MW bis KW)" Und hier ein Beispiel mit PSoC4: http://www.mikrocontroller.net/attachment/239394/IMG_1153.jpg
:
Bearbeitet durch User
Matthias schrieb: > Ach ja, wegen Phasenrauschen, das betrifft wohl eher den vco und evtl. > den pll Baustein. Diese Teilerbausteine sind jedenfalls unumgänglich. > Es wurde hier auch mal angeregt, einen Microcontroller zum Teilen zu > verwenden, aber das geht nicht so leicht über so hohe Frequenzen, und > der Programmablauf muss absolut Echtzeit sein. Das Phasenrauschen geht auch dem Teiler was an. Je groesser der Multiplikator eingestellt durch den Teiler ist umso stabiler muss die Referenz sein. Den das Phasenrauschen der Referenz wird mit dem Teilerfaktor multipliziert und steuert damit den VCO aus. Man kann auch einen Timer von einem Controller nehmen, man muss aber beachten das die meistens auf den CPU Takt syncronisiert sind. Um das wegzubekommen muesste man anschliessend das Signal wieder mit einen D-Flipflop auf den urspruenglichen Takt syncronisieren. In Echtzeit muss der Programmablauf nicht sein man nimmt dafuer ja schliesslich einen Hardwaretimer. Wenn man hoehere Frequenzen hat als die maximale Eingangsfrequenz des Timers muss man einen Vorteiler vorschalten. Dadurch geht allerdings die Aufloesung zurueck. Um das zu verhindern muss man den Teiler als sogenannten Pulse Swallow Teiler auslegen.
Die µC Synchrone Teilung im µC ist schon ein größeres Problem: das Synchronisieren einfach mit D-Flip-flop kann zu gelegentlichen Fehlern führen wenn die Flanken ungünstig zusammenfallen. Wenn der µC auch den Ref. Takt erzeugt kann das noch gut gehen, aber absolut asynchron (z.B. µC mit internem Takt) findet die Flanke irgendwann das kritische Timing. Je nach Anwendung könnte man den µC aber auch mit dem Takt aus dem VCO betreiben. Den µC internen Teiler kann man oft für die Referenz oder den VCO Takt nutzen, aber nur schwer für beides. Durch einen großen Teiler und entsprechend kleine Vergleichsfrequenz wird auch der Phasenvergleicher kritischer, denn der Arbeitet dann immer seltener. Ein Ausweg ist da die VCO Frequenz höher zu wählen und damit auch den Teiler schneller Takten zu lassen, was mit speziellen PLLs ICs bis in den GHz Bereich geht. Dabei ist dann Teils auch der VCO intern, so dass man die ganz hohen Frequenzen nach außen gar nicht mehr sieht.
Ich möchte hier die Anregungen geben als Teiler einen DDS-Baustein zu verwenden. Z.B. den AD9834. So sind auch sehr krumme Teilerfaktoren möglich.
Das Datenblatt vom Ad9834 hab ich mir angeschaut. Dort steht eine Phasenmodulation und eine Sinustabelle mit A/D Wandler stark im Mittelpunkt. Kann man mit dem Chip auch simplerweise eine Eingangsfrequenz von 0 bis 75 MHz durch die Zahl im Teilerregister von 0 bis 2^24 teilen und irgendwo abzapfen? Wozu soll die Phasen(Frequenz?)modulation gut sein?
Matthias schrieb: > Kann man mit dem Chip auch simplerweise eine Eingangsfrequenz von 0 bis > 75 MHz durch die Zahl im Teilerregister von 0 bis 2^24 teilen und > irgendwo abzapfen? Ausgangsfrequenz = Eingangsfrequenz * Zahl im Register / 2^28 > Wozu soll die Phasen(Frequenz?)modulation gut sein? Brauchst du nicht, vergiss es...
Matthias schrieb: > Wozu soll die Phasen(Frequenz?)modulation gut sein? Es gibt auch Leute die machen etwas mehr damit wie zum Beispiel einen Modulator.
Ein DDS wird üblicherweise mit einer festen (Quarz-)frequenz betrieben. Als Sinusgenerator gibts sowas fertig oder als Bausatz, z.B. ELV 68-099130 . Ich habe ein Vorläufermodell davor mit dem AD9835 mit 50 MHz Quarztakt und max. 20 MHz Ausgang. Eine Verwendung als Frequenzteiler für variable Taktfrequenz ist aber ebenso möglich. Die Programmierung der vielen Bits über serielles Interface erfordert eine hohe Bitrate von mehreren MHz, wenn man z.B. wobbeln will.
:
Bearbeitet durch User
Auch wenn man den DDS nur als variablen (auch gebrochenzahlig) Teiler nutzen will, braucht man einen Rekonstruktionsfilter (kann ggf. ein Bandpass sein, wenn die Ausgangsfrequenz fest ist, was beim PLL vorkommen kann). Ein Rechtecksignal gibt es dann nach einem Komparator, der bei einigen der DDS Chips (z.B. AD9850) mit drauf ist. Alternativ kann man den DDS Generator natürlich auch wie üblich gleich zur Erzeugung der Frequenz nutzen.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.