Gast
#4051236
Guten Tag, hat eventuell jemand von euch den xilinx ip core "clocking wizard verwendet" oder besser ein simples beispielprogramm dazu?
Hallo, ich verwende den um für mein VGA Projekt die 25,175MHz herzustellen. Was musst du den wissen?
Ich nutze es auf einem Spartan6.
Gast
#4060051
Ich verstehe bei der IP core den sinn von locked nicht. womit muss der verbunden werden
Gast
#4060077
locked gibt Dir an, ob das Ausgangssignal der DCM/PLL stabil ist. Das kann man z.B. mit seinem Reset verbinden, damit das eigene Design erst losläuft, wenn der Takt steht. Siehe auch hier: Beitrag "Spartan 6, dem DCM-Ausgang auf die Finger geschaut" Duke
Gast
#4060087
Das Problem ist, dass locked ein Ausgangsport ist und rst ein eingangsport. Ich würde es gerne mit den rst verbinden. kannste mir anhand der skizze einen Tipp geben
Gast
#4060349
mike schrieb: > Das Problem ist, dass locked ein Ausgangsport ist und rst ein > eingangsport. Wieso ist das ein Problem? Einen Ausgang nutzen um einen Eingang zu treiben ist doch die normale Kombination. Allerdings darfst du den locked natürlich nicht verwenden, um den eigenen Reset des Clock Managers selbst zu steuern. Sonst wird das Teil immer dann, wenn es stabil eingeschwungen ist, gleich wieder neu gestartet. Du kannst das Locked-Signal vom DCM als Reset für den Teil der Logik verwenden, der vom CLK-Out des DCM getaktet wird. (In deinem Bild als die Lese-Seite des FIFOs). Damit bleibt dieser Teil der Logik im Reset, solange seine CLK noch nicht stabil ist, und läuft erst danach los.
Ich denke dein Problem ist, dass es mit deinem externen Reset kollidiert. Lass das locked erstmal frei. Du wirst auch erst in den FiFo schreiben wenn dein System oben ist. Ich nutze den Reset des Systems einen Counter und das ging immer ohne Probleme. Nennt sich bei mir reset_counter