Forum: FPGA, VHDL & Co. VHDL Beispiel mit dem IP Clocking Wizard


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von mike (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Guten Tag,

hat eventuell jemand von euch den xilinx ip core "clocking wizard 
verwendet" oder besser ein simples beispielprogramm dazu?

von Daniel K. (daniel_k80)


Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich verwende den um für mein VGA Projekt die 25,175MHz herzustellen. Was 
musst du den wissen?

von René D. (Firma: www.dossmatik.de) (dose)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Ich nutze es auf einem Spartan6.

von mike (Gast)


Bewertung
-1 lesenswert
nicht lesenswert
Ich verstehe bei der IP core den sinn von locked nicht. womit muss der 
verbunden werden

von Duke Scarring (Gast)


Bewertung
0 lesenswert
nicht lesenswert
locked gibt Dir an, ob das Ausgangssignal der DCM/PLL stabil ist.
Das kann man z.B. mit seinem Reset verbinden, damit das eigene Design 
erst losläuft, wenn der Takt steht.

Siehe auch hier:
Beitrag "Spartan 6, dem DCM-Ausgang auf die Finger geschaut"

Duke

von mike (Gast)


Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Das Problem ist, dass locked ein Ausgangsport ist und rst ein 
eingangsport.
Ich würde es gerne mit den rst verbinden. kannste mir anhand der skizze 
einen Tipp geben

von Achim S. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
mike schrieb:
> Das Problem ist, dass locked ein Ausgangsport ist und rst ein
> eingangsport.

Wieso ist das ein Problem? Einen Ausgang nutzen um einen Eingang zu 
treiben ist doch die normale Kombination.

Allerdings darfst du den locked natürlich nicht verwenden, um den 
eigenen Reset des Clock Managers selbst zu steuern. Sonst wird das Teil 
immer dann, wenn es stabil eingeschwungen ist, gleich wieder neu 
gestartet.

Du kannst das Locked-Signal vom DCM als Reset für den Teil der Logik 
verwenden, der vom CLK-Out des DCM getaktet wird. (In deinem Bild als 
die Lese-Seite des FIFOs). Damit bleibt dieser Teil der Logik im Reset, 
solange seine CLK noch nicht stabil ist, und läuft erst danach los.

von René D. (Firma: www.dossmatik.de) (dose)


Bewertung
0 lesenswert
nicht lesenswert
Ich denke dein Problem ist, dass es mit deinem externen Reset 
kollidiert.

Lass das locked erstmal frei. Du wirst auch erst in den FiFo schreiben 
wenn dein System oben ist.

Ich nutze den Reset des Systems einen Counter und das ging immer ohne 
Probleme.

Nennt sich bei mir reset_counter

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.