ATtiny10 Software-UART optimieren

Danke für den 124Bus, den schaue ich mir mal genauer an!

Meine Software überträgt 3 Bytes. Darüber liegt dieses Bitfeld:

1

struct {

2

   uint8_t  Preamble : 3;  //Autobaud Präambel 0/1/0

3

   uint8_t  Blank    : 1;  //Ausgang deaktiviert

4

   uint16_t PWM      : 11; //PWM Tastgrad 0-1024

5

   uint8_t  Latch    : 1;  //Wert übernehmen

6

   uint8_t  TTL      : 6;  //Frame TTL, 0=Broadcast

7

   uint8_t  Parity   : 1;  //gerade Parität

8

   uint8_t  EOF      : 1;  //Endmarke 0

9

}

Im Ruhezustand liegt die Datenleitung per Pullup auf High-Pegel, auf dem 
Bild sieht man wie der Master kurz vor dem Trigger seinen 
Ausgangstreiber aktiviert.

Die ersten drei Bits sind ein festes Muster (0/1/0) und lösen Input 
Capture Interrupts aus um die Baudrate zu bestimmen.
Alle weiteren Bits werden danach timergesteuert (Compare Match) bei ca. 
50% Bitzeit eingelesen.

Ein fertig empfangener Datensatz wird in der Hauptschleife ausgewertet 
(Parität und Endmarke prüfen, dann ggf. Werte übernehmen und 
weitersenden)

Bevor gesendet wird wartet das Programm auf die lange PWM Phase. Die 
Bits werden dann im Compare Match Interrupt mit der vorher bestimmten 
Baudrate rausgeschoben.

Edit:

Einzelne Schritte lassen sich finden wenn man nach der Variable 
"busMode" in dieser Reihenfolge sucht:
Empfangen "IDLE, RX_BAUD_LOW, RX_BAUD_HIGH, RX, RX_DONE"
Senden "TX_WAIT, TX, TX_DONE, IDLE"