Hallo zusammen, ich projektier grad an einer H-Brücke für ein größeres "Modellauto". (momentan Doppel-Akkuschrauberantrieb, aber noch ein paar andere wirre - leistungsstärkere - Antriebs-Ideen) Ursprüngliche Idee war gängige Brushless-Regler auf Brushed umzuprogrammieren (z.B. Hobbyking F-60A), so echt glücklich bin ich damit aber nicht. Programmierung geht wohl, die Hardware ist aber arg fixiert und die Leistung nach China-Nenndaten ist schon sehr knapp (und es wird vmtl. noch knapper - s.u.). geplante Eckdaten Dauerlast: 40A@6..13V (vorgesehen sind momentan 3s-LiPo, bzw. 12V-Blei) Kurzzeitig: so 80A (an 8V(2s), vorsichtig gesteuert hatte ich für einen Motor ohne Zuladung auch schon über 20A gemessen, und da war auch noch >1m 0,75qmm warme NYFAZ-Zuleitung dazwischen) Anlauf/Blockierstrom: 200A (ggf. Strommessung/Notabschaltung, evtl. in Kombi mit Sanftanlauf) 24V-Option wäre gut in der Hinterhand zu haben. 2s/3s/Autobatterie sind für die ersten Tests halt erst mal einfach zur Hand. Treiber, Hilfsspannungen, etc. sollen erst mal nicht das Problem sein. Da findet sich was. weitere Annahmen / Simulationsparameter Zuleitung: so 12-14 mOhm (Akku + Leitung), 250-350nH Motorstrom: 60A PWM: 50% (Auslegungsreserve teilweise Faktor 2 notwendig) Frequenz: 1kHz Fragen... Sehe ich es recht, dass bei D-Pak..T220 alle Lastpeaks ab so 50ms Dauer voll bis zum Gehäuse durchschlagen (Diagramme "Transient Thermal Impedance, Junction-to-Case"). Ohne Kühlkörper ist der Anlauf/Blockierstrom damit quasi wie Dauerlast zu werten. Richtig? Der Brushless-China-Regler (Hobbyking F-60A) ist mit 60A Dauer / 80A kurzzeitig angegeben. Brushless-Flugregler bedeutet aber ja kein nennenswerter Anlaufstrom und max. 33% ED je FET. Bei 80A, 3 FETs parallel und 5mOhm je FET (http://0x.ca/sim/esc/HK_F-60A/img_3541.jpg) sind das 1.2W Verlustleistung je FET. Kann bei 100K/W Rthj-amb funktionieren (KK ist nicht der Rede wert). Bei 60A sinds 0.7W, auch ok. Im Brushed-Betrieb sinds aber bis zu 100% ED. Damit bei gleicher Verlustleistung je FET-Gruppe nur noch 35A Dauer / 46A kurz. Alles richtig überlegt? Dann macht die Brushles-Umprogrammierung definitiv keinen Sinn. Lassen sich die Spannungsspitzen bei 300nH Zuleitungsinduktivität irgendwie sinnvoll glätten? (60A) Momentan renne ich in der LTSpice-Simulation bei allen realistischen Kondensatorkonstellationen (L-R-C aus Spice-Modellen) in den Avalanche. Die Kondensatoren produzieren im wesentlichen Schwingungen. Die Verlustleistung an den FETs ändert sich durch Cs kaum. Die Avalanche-Energy ist auch rund Faktor 1000 vom max. der in Frage kommenden FETs entfernt. Fragen: Glätten möglich (mit weniger als 10 Kondensatoren und 2x2cm Platinenfläche)? Ist der Avalanche-Betrieb irgendwie "schlimm"? Könnt ihr mir FETs empfehlen? Ich tendiere momentan zu IRFB7434/IRFB7437 (1.95/1.45€ bei Reichelt). Der an sich schicke IRLR8743 scheidet wohl wegen schlechter Kühlbarkeit und nur 20A im Avalanche aus (wobei der ohne KK auch nur 15A Dauerlast verträgt). Es sollte alles ganz ganz einfach werden, wird es aber glaub ich nicht werden... Stephan
Kein einziger der ein paar Hinweise parat hat? Würde mich immer noch freuen... http://www.ups.bplaced.de/Power_H/Power_H_Bridge.htm wäre ein vergleichbares Projekt. Das Layout mit dem vergleichsweise dünnem GND-Pfad gefällt mir aber nicht. Und insgesamt scheinen mir die Schleifenflächen recht groß. 100V-FETs für max. 28V Betriebsspannung scheinen mir auch Overkill zu sein. Hängt aber von der Avalanche-Beurteilung ab. (mit 100V-FETs lassen sich die Spitzen einigermassen wegsnubbern, mit 40V-FETs nicht) Wenn der Avalanche an sich aber kein Problem ist kann ich mir den Snubber sparen. Thermisch ist das ganze unkritisch. Stephan
@ Stephan H. (Gast) >Dauerlast: 40A@6..13V (vorgesehen sind momentan 3s-LiPo, bzw. 12V-Blei) >Kurzzeitig: so 80A (an 8V(2s), Naja, das ist schon ordentlich! >Anlauf/Blockierstrom: 200A (ggf. Strommessung/Notabschaltung, evtl. in >Kombi mit Sanftanlauf) Nicht eventuell sondern GANZ SICHER! Endstufen von diesem Kaliber brauchen das zum Überleben! Shunt + Strommessung, ggf. per Hallsensor/LEM-Wandler. Aber bitte keinen Mittelwert, sondern ein schnelle Strommessung und ABSCHALTUNG für JEDE PWM-Periode! >Sehe ich es recht, dass bei D-Pak..T220 alle Lastpeaks ab so 50ms Dauer >voll bis zum Gehäuse durchschlagen (Diagramme "Transient Thermal >Impedance, Junction-to-Case"). Kann sein. >Ohne Kühlkörper ist der Anlauf/Blockierstrom damit quasi wie Dauerlast >zu werten. >Richtig? Hä? Den Anlaufstrom muss man elektronisch begrenzen. Und für eine 60A Endstufe muss man halt schon ab und an mal einen Kühlkörper benutzen. >Lassen sich die Spannungsspitzen bei 300nH Zuleitungsinduktivität >irgendwie sinnvoll glätten? (60A) 300nH sind wenig, das sind 30cm Draht. >Verlustleistung an den FETs ändert sich durch Cs kaum. >Die Avalanche-Energy ist auch rund Faktor 1000 vom max. der in Frage >kommenden FETs entfernt. Wo liegt dann das Problem? >Fragen: Glätten möglich (mit weniger als 10 Kondensatoren und 2x2cm >Platinenfläche)? Ist der Avalanche-Betrieb irgendwie "schlimm"? Wenn die Energie begrenzt wird, nein. >Es sollte alles ganz ganz einfach werden, wird es aber glaub ich nicht >werden... Das ist des öfteren so, vor allem wenn man zu naiv an die Sachen rangeht.
Dank Falk. Die Avalanche-Einschätzung hilft schon mal. Und ja, das wird ordentlich! Ich plane mit ca. 30cm Zuleitung (eng parallel geführt). Rechnerisch kommen so 170nH (3mm Durchmesser, 6mm Abstand) raus. Aufgerundet auf 300nH für Unsauberkeiten. Offen bleibt, ob die Peaks bei der Stromaufnahme sinnvoll zu glätten sind. EMV-technisch wäre es natürlich schön, funktional sehe ich aber momentan kein Problem in den Peaks. (die Treiber müssen natürlich trotzdem ordentlich versorgt werden) 60..200A Spitze-Spitze sind schon ne Hausnummer! Und ob es günstige Alternativen zu z.B. 4xIRFB7434 je Strang gibt... Kühlkörper denke ich natürlich mit, braucht aber halt auch wieder Platz und kostet Geld. Da ist oftmals ein besserer/weiterer FET einfacher. Bis 80A Dauer / 100A kurz sollten 4xIRFB7434 noch ohne/mit minimalem Kühlkörper reichen. Drüber wird dann der KK sinnvoll. Meine aktuelle Abschätzung liegt bei max. 240A (durch Zuleitungen / Innenwiderstände begrenzt). Maximale Verlustleistung je FET (4-fach parallel): 9W. Ob ich die 240A-Power brauche - oder auch nur will - muss ich noch testen. Evtl. reicht ja ein minimaler KK. 1g Alu je FET (Szenario 4x4xIRFB7434) erwärmen sich durch die 9W in 5s um 50°C. Das ist dann auch reichlich Zeit um abzuschalten. 60A sind für TO220 zwar mehr als reichlich, ich find aber keine sinnvollen Alternativen. Ebay-Module sind uralt und mit hohem Rdson. RS-Components, etc. nahe unbezahlbar. Einzig die SMD-FETs bei Digikey scheinen mir noch sinnvoll (z.B. PSMN1R8-40YLC). Vor allem wegen der geringeren Gate-Kapazität. Sind aber wieder schlechter kühlbar, und die Gate-Kapazität ist bei der eher geringen requenz auch nachrangig. Stephan
@Stephan H. (Gast) >Ich plane mit ca. 30cm Zuleitung (eng parallel geführt). Rechnerisch >kommen so 170nH (3mm Durchmesser, 6mm Abstand) raus. Aufgerundet auf >300nH für Unsauberkeiten. Welche Zuleitung denn? Kein Mensch weiß, wovon du wirklich redest, denn keiner kann in deinen Kopf oder auf deinen Schreibtisch schauen. Wenn du eine sinnvolle Diskussion möchtest, muss du einen sinnvollen Schaltplan oder eine Skizze liefern, siehe Netiquette. Im Normalfall ist die Länge der Stromzuführung relativ egal, weil an der H-Brück sehr eng die passenden Kondensatoren sitzen.
Angehängte Dateien:
-
2015_0801_182936.png
61 KB
Falk B. schrieb: >>Ich plane mit ca. 30cm Zuleitung (eng parallel geführt). Rechnerisch >>kommen so 170nH (3mm Durchmesser, 6mm Abstand) raus. Aufgerundet auf >>300nH für Unsauberkeiten. > > Welche Zuleitung denn? Kein Mensch weiß, wovon du wirklich redest, denn > keiner kann in deinen Kopf oder auf deinen Schreibtisch schauen. Wenn du > eine sinnvolle Diskussion möchtest, muss du einen sinnvollen Schaltplan > oder eine Skizze liefern, siehe Netiquette. > > Im Normalfall ist die Länge der Stromzuführung relativ egal, weil an der > H-Brück sehr eng die passenden Kondensatoren sitzen. Sorry wenn das ganze unverständlich war. Ich hab mich bemüht die Eckdaten zu umreißen, aber auf das - mir notwendig erscheinende - Minimum zu reduzieren. Keiner will lange Posts durcharbeiten, aber auch Posts mit fehlenden Randbedingungen machen letztenendes keine Freude. Kann ja auch gut sein, dass jemand ein gutes Projekt mit ähnlichen Parametern kennt. Dann ist jede längere Ausführung Zeitverschwendung für alle Beteiligten. Fast immer hatte ich bislang bei meinen Fragen hier Glück und schnell gute Antworten. Diesmal aber ins Klo gegriffen ... > sehr eng die passenden Kondensatoren sitzen Also abblocken. Ich fand dafür nur keine passenden Kondensatoren ... Bin mit der Murata Impedance Library / TDK Component Charcteristics inzwischen aber weiter. Versorgung lässt sich in der Simulation recht gut abblocken. Damit lande ich aber beim nächsten Problem: Mit normalen Gate-Widerständen (so 10 Ohm) hab ich Schaltzeiten unter 100ns. Das sorgt für starke Strombelastung beim Einschalten der High-Side durch die Reverse Recovery der Low-Side. Für die Verlustleistung relativ egal, aber dadurch entstehen - in der Simulation - auch wieder kräftige Schwingungen. Wobei ich die Stromänderung am Ende der Recovery nicht glauben kann. (120A in 0.3ns) Screenshot + LT-Spite-File + Mosfet-Lib anbei. Für 2 volle Zyklen Simulationszeit auf 2ms und "Time to start saving data" auf 0 setzen. Mit 1kOhm Gate-Widerstand ist dann Ruhe, aber auch die Verlustleistung um 50% angestiegen. Lässt sich da was optimieren, oder ist die Simulation / das FET-Modell einfach unzulänglich und die Realität sieht zumindest in dem Punkt besser aus? Kurz so +10-20% Strom für die Recovery fänd ich absolut ok, die simulierten rund +250% dagegen nicht. Ohne Abblockkondensatoren lief das ganze bei weitem ruhiger ab. (Beim Einschalten glatt runter auf 0, beim Ausschalten hoch auf 40V in den Avalanche, aber kein Ringing.) Das völlig versaute Bezugspotential ohne Block-Cs schreckt mich inzwischen aber deutlich ab. Stephan
Stephan H. schrieb: > Könnt ihr mir FETs empfehlen? IRFB7430 haben nochmal etwas weniger Rds. Gibt's sogar bei Reichelt. Natürlich ist der Aufbau 10x wichtiger als das letzte Mikroohm bei den Fets... 100ns sind ziemlich schnell für eine Brücke dieser Größe. Zwar sind die Fets dazu halbwegs geeignet, aber was sagt denn die Simulation zur Gatespannung? Insbesondere an dem Punkt, wo jeweils der andere Mosfet einschaltet? Dort sieht man am besten, ob es noch passt oder nicht.
0815 schrieb: > IRFB7430 haben nochmal etwas weniger Rds. Gibt's sogar bei Reichelt. > > Natürlich ist der Aufbau 10x wichtiger als das letzte Mikroohm bei den > Fets... Danke. Muss ich vergleichen. In der aktuellen Simulation sollte er besser sein. Aufbau ist klar sehr wichtig. Hatte zwischenzeitlich noh an P-Fets oben gedacht. Da könnte der Motoranschlus über einen gemeinsamen KK erfolgen. Hab ich aber erst mal wieder verworfen. 0815 schrieb: > 100ns sind ziemlich schnell für eine Brücke dieser Größe. Zwar sind die > Fets dazu halbwegs geeignet, aber was sagt denn die Simulation zur > Gatespannung? Insbesondere an dem Punkt, wo jeweils der andere Mosfet > einschaltet? Dort sieht man am besten, ob es noch passt oder nicht. Gate-Spannungen sind ziemlich optimal, aber auch noch stark idealisiert. Also definitiv nicht gleichzeitig an, auch keine nennenswerte Rückwirkung vom Drain. Real wird die Gatespanung schlechter sein. Die 100ns find ich auch extrem, bekomm die aber nicht sinnvoll weg. Ich werd noch in paar Parasitäten einbauen, evtl. helfen die unvermeidlichen kleinen Induktivitäten. Stephan
Beim Betrachten der von Dir gezeigten Simu fällt mir folgendes auf: Gate-Ansteuerungung mit Rgon=10R und Rgoff=47R? Üblich ist eher umgekehrt. Der gate Signalgenerator hat 1us Schaltzeit - das halte ich nun auch für unrealistisch. GateDriver liegen da eher bei 10ns. Ansonsten ist es immer hilfreich, Vgate versus Vdrain zu betrachten. Und ja, Simulationen im ns-Bereich sind mit äußerster Skepsis zu sehen, da man die realen Parasiten nie vollständig implementiert.
:
Bearbeitet durch User
Mark S. schrieb: > Beim Betrachten der von Dir gezeigten Simu fällt mir folgendes auf: > Gate-Ansteuerungung mit Rgon=10R und Rgoff=47R? Üblich ist eher > umgekehrt. Das passt schon (die 10R sind ja immer parallel). Eigentlich könnte Diode und 47R in der Version weg. Ist ein Relikt aus Tests mit Rg > 100R. Mark S. schrieb: > Der gate Signalgenerator hat 1us Schaltzeit - das halte ich nun auch für > unrealistisch. GateDriver liegen da eher bei 10ns. Ich gehe von effektiv 50-100ns aus (IR2110). Der Effekt war bislang aber minimal. Erst mit ein Parasiten am Mosfet wirkt sich die Anstiegszeit aus. Der nackte Mosfet an schaltet zu steil ein. Mark S. schrieb: > Ansonsten ist es immer hilfreich, Vgate versus Vdrain zu betrachten. Drain oder Source? Ich schau auf beides (wg. Avalanche). An sich wäre aber doch Source das relevante Bezugspontential. Drain nur wg. der Rückkopplung aufs Gate, oder? Mark S. schrieb: > Und ja, Simulationen im ns-Bereich sind mit äußerster Skepsis zu sehen, > da man die realen Parasiten nie vollständig implementiert. Kritisch ist klar, hatte mir aber mehr erhofft. Mit 7nH als Parasit an jedem Mosfet-Pin wirds aber schon realistischer: Aus <100ns Einschaltzeit wurden gut 400ns. Die Transiente am Ende der Recovery ist von 120A in 0.3ns auf 30A in 30ns geschrumpft. In dem Mosfet-Modell scheint mit kein pH an Leitungsinduktivität drin zu sein. Mach auch irgendwie Sinn, so kann ich die relevanten Werte am Die abgreifen. Muss man aber erst drauf kommen. In der neuen Simulation geht die Low-Side beim Einschalten der High-Side am Ende der Recovery kurz (20ns) in den Avalanche, Ugs steigt dabei auf >5V, LS-Fets fangen an zu leiten, was aber sofort Ugs reduziert und den Leitbetrieb erstickt. Das Ausschalten der High-Side hat zwar ein paar für mich unerwartete Effekte, schaut aber O.K. aus. Ich ward das ganze mal mit dem was in der Bastelkiste rumliegt ausprobieren um ein Gefühl zu bekommen. Eine Halbbrücke langt ja. Am Ende wird das ganze wohl auf konservative Schaltzeiten, 4 FETs je Leg und moderate Kühlkörper mit 4-8K/W (je Leg) rauslaufen. Daten für eine Detailoptimierung bekomm ich nicht gemessen, bzw. werde durch die Messung erst mal so viel verfälschen, dass es nichts mehr Wert ist. Stephan
Mit Vdrain versus Vgate meinte ich eine 2-kanal-messung, mit source als Bezugspotential. Da sieht man immer sehr schon, ob ZVS oder hard-switching statt findet.
Mark S. schrieb: > Mit Vdrain versus Vgate meinte ich eine 2-kanal-messung, mit source als > Bezugspotential. Da sieht man immer sehr schon, ob ZVS oder > hard-switching statt findet. Verstanden. Ist momentan aber alles hart geschaltet. Bei den vorerst geplanten 1 kHz Schaltfrequenz aber kein großer Verlustfaktor. Laut Simulation so 5-10% auf der High Side. Hatte schon in Richtung ZVS recherchiert, aber nichts befriedigendes gefunden. Zusätzliche Schalter, oder für mich schwer zu dimensionieren. Kondensatoren sind bei der Strombelastung immer ein Problem und brauchen Platz. Und und und... Hast du evtl. nen guten Link wie sowas bei Motor-H-Brücken effizient gemacht werden kann. Das meiste geht um Schaltregler, da sind aber die Cs und Ls teilweise schon da und müssen nur passend aufgeteilt werden. Ich tendiere stark dazu den Hirnschmalz und den Platz in moderate Kühlung zu investieren und die Schaltzeiten eher langsam zu machen. Was wiederum das Layout einfacher macht. Stephan
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.