mikrocontroller.net

Forum: Platinen Kicad Leiterbahn im Footprint möglich?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: mec (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ist es möglich, das man in Kicad auch im Footprint Editor eine 
Leiterbahn erstellen kann?
So wäre es z.B. Möglich eine "Trennstelle" zum codieren mit einem 
Ritzwerkzeug, Antennen oder ähnliches als Footprint zu erstellen.

Was noch nett wäre, ist es wenn man bei ausgewählten Layern, DRC 
abschalten könnte.Die Idee ist dabei das die Kupferlayer den DRC haben, 
aber ein "Verdrahtungslayer mit isolierten Drähten" (für die 
Dokumentation) gleich noch mit PCBnew mit erstellt werden kann. ;)

Autor: Jörg W. (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
mec schrieb:

> ist es möglich, das man in Kicad auch im Footprint Editor eine
> Leiterbahn erstellen kann?

Offiziell wohl nicht.  Letztlich geht es, indem du eine Grafiklinie
zeichnest und dann in deren Eigenschaften (Taste „E“) die Lage auf
eine Kupferlage änderst.

Keine Ahnung, was der Router dann damit macht, ob er daran auch
eine Leiterbahn anschließen kann oder Leiterzüge drum herum schieben.

> So wäre es z.B. Möglich eine "Trennstelle" zum codieren mit einem
> Ritzwerkzeug, Antennen oder ähnliches als Footprint zu erstellen.

Dafür würde man normalerweise eine Mechaniklage nehmen.

> Was noch nett wäre, ist es wenn man bei ausgewählten Layern, DRC
> abschalten könnte.Die Idee ist dabei das die Kupferlayer den DRC haben,
> aber ein "Verdrahtungslayer mit isolierten Drähten" (für die
> Dokumentation) gleich noch mit PCBnew mit erstellt werden kann. ;)

Du willst einfach Drahtbrücken markieren, ohne sie als Bauteil im
Schaltplan haben zu müssen?

Leg' sie doch einfach in extra Kupferlagen.  Die kannst du ja als
Dokumentation mit ausdrucken.  Nimm so viele davon, wie du brauchst,
damit du die Drähte kreuzungsfrei darstellen kannst.

Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo mec.

mec schrieb:

> ist es möglich, das man in Kicad auch im Footprint Editor eine
> Leiterbahn erstellen kann?
> So wäre es z.B. Möglich eine "Trennstelle" zum codieren mit einem
> Ritzwerkzeug, Antennen oder ähnliches als Footprint zu erstellen.

Direkt nicht, Joerg hat aber einen Weg genannt. Beispiele dafür findest 
Du in der KiCad Library für "Netties".

Ein anderer Workaround wäre, die Leiterbahn aus sich übelappenden SMD 
Pads mit gleicher Nummer zusammenzusetzten. Das kann aber beim CAM input 
in der Leiterplattenfabrik Probleme geben, wenn die Leiterbahnen nicht 
weit genug überlappen (beim zurückziehen von Kupferflächen). Besser Du 
lässt sie sich mindestens 150u weit überlappen. könnte sein, dass Du 
Beispiele dafür ebenfalls in der KiCad Library für "Netties" findest. So 
genau habe ich das nicht mehr in Erinnerung.


Ein anderer Weg wäre, sie als Polygon mit dem Mikrowellentool 
("Polynominales Muster") zu erstellen. Dabei wirst Du nach einem 
KiCad-Shapefile gefragt. Einen Hinweis zum Aussehen des Files gibt es 
hier: Beitrag "Re: KiCAD SMP Connector" Allerdings 
müssen die Werte der Polgonstruktur anderweitig berechnet werden, und 
mit einem Editor manuell in diese Form gebracht werden.
Nirgendwo steht geschrieben, dass man das Microwellentool nur für HF 
verwenden muss. ;O)
Interessanterweise werden diese "Leiterbahnen" als Footprint exportiert, 
wenn Du in PCBnew unter "Datei" > "Footprints archivieren" alle 
Footprints des Boards in eine Bibliothek exportierst.

Das solltest Du bei Abschluss, Archivierung oder Übergabe des Projektes 
sowieso machen. Aber Vorsicht, lege Dir extra dafür einen neuen leeren 
Ordner mit der Endung .pretty an. Ewentueller Inhalt würde komplett 
Überschrieben.


Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

: Bearbeitet durch User
Autor: mec (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jörg W. schrieb:
> Leg' sie doch einfach in extra Kupferlagen.  Die kannst du ja als
> Dokumentation mit ausdrucken.  Nimm so viele davon, wie du brauchst,
> damit du die Drähte kreuzungsfrei darstellen kannst.

Ja das war auch meine erste Idee, und hab ich auch schon gemacht, aber 
man kann ja Isolierte drähte überschneiden lassen, was in einer Kicad 
Kupferlage mit DRC nicht geht, und in einer nicht Kupferlage, fehlt das 
Andocken an ein Pad :( Also mir geht es nicht um einfache gerade 
Drahtbrücken, sondern um Isolierte Drähte von einem Punkt der Platine 
zum anderen Punkt, Welche man manchmal doch ganz gut benutzen kann um 
schnell einfach und elegant ein Problem zu lösen.

Bernd W. schrieb:
> Ein anderer Workaround wäre, die Leiterbahn aus sich übelappenden SMD
> Pads mit gleicher Nummer zusammenzusetzten.

Leider verliert man mit gleichen Padnummern wieder die automatische 
Überprüfung, ob alles richtig und sinnvoll verbunden ist, was man mit 
unterschiedlichen Padnummern hätte. Wäre schön, wenn man für bestimmte 
Footprints den DRC Ausschalten könnte, so dass man zwei Pads leitend 
miteinader verbinden kann. Was ich vor habe geht zwar mit nur einer 
Padnummer, aber man muss dann alles selbst nochmal doppelt überprüfen.

Dann muss ich mir mal das Mikrowellentool ansehen ;)

Autor: Jörg W. (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
mec schrieb:
> Ja das war auch meine erste Idee, und hab ich auch schon gemacht, aber
> man kann ja Isolierte drähte überschneiden lassen, was in einer Kicad
> Kupferlage mit DRC nicht geht

Deshalb sollst du ja so viele verschiedene Kupferlagen nehmen, wie
du an gegenseitigen Kreuzungen brauchst.  Du hast ja schließlich keine
auf zwei Lagen limitierte Eagle-Lizenz ;-), du kannst doch x-beliebig
viele Kupferlagen erfinden (OK, maximal 32, aber das sollte allemal
genügen).

: Bearbeitet durch Moderator
Autor: mec (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jörg W. schrieb:
> mec schrieb:
>> Ja das war auch meine erste Idee, und hab ich auch schon gemacht, aber
>> man kann ja Isolierte drähte überschneiden lassen, was in einer Kicad
>> Kupferlage mit DRC nicht geht
>
> Deshalb sollst du ja so viele verschiedene Kupferlagen nehmen, wie
> du an gegenseitigen Kreuzungen brauchst.  Du hast ja schließlich keine
> auf zwei Lagen limitierte Eagle-Lizenz ;-), du kannst doch x-beliebig
> viele Kupferlagen erfinden (OK, maximal 32, aber das sollte allemal
> genügen).

Stimmt, das einfachste übersieht man oft :)

Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo mec.

mec schrieb:

>> Ein anderer Workaround wäre, die Leiterbahn aus sich übelappenden SMD
>> Pads mit gleicher Nummer zusammenzusetzten.
> Leider verliert man mit gleichen Padnummern wieder die automatische
> Überprüfung, ob alles richtig und sinnvoll verbunden ist, was man mit
> unterschiedlichen Padnummern hätte.

Nein. Gleiche Padnummern im selben Footprint will KiCad verbunden haben. 
Darum werden ja auch Airwires dazwischen angelegt.
Der DRC meckert, wenn Du nicht nochmals eine Leiterbahn dazwischen 
ziehst.
Sogar, wenn Du im Footprinteditor vergessen haben solltest, die Leitung 
zu erstellen, jetzt wirst Du daran erinnert. ;O)
Edit: Natürlich hast Du recht, wenn Du zwei verschiedene Pads so 
verbinden willst. Aber wenn sie direkt verbunden sind, haben sie ja auch 
gleiches Potential. Darum könnten sie auch die gleiche Nummer bekommen. 
Nur im Schaltplansymbol muss das dann auch so sein, um die 
Übereinstimmung mit dem Footprint zu bekommen und da wird es dann 
unschön, weil dann die Pinnumerierung nicht mehr dem realen Bauteil 
übereinstimmt. Das könnte man z.b. abfangen, indem man rein für die Doku 
eine zusätzliche Nummerierung im Symbol mit Text durchführt.

Abgesehen von zu geringer Überlappung siehe 
https://www.mikrocontroller.net/articles/Richtiges_Designen_von_Platinenlayouts#CAM_Input_und_Produktion_.2F_Ber.C3.BCcksichtigung_von_Technologiegrenzen) 
gibt es mit solchen zusammengesetzten Pads aber noch weitere Probleme in 
der Fabrik. Der Algorithmus, der das Programm für den Nadelbettadapter 
oder die Flying Probe erzeugt, die für einen elektrischen Test der 
Platine nötig sind, ermittelt die Endpunkte von Netzwerken über die Pads 
und will sie gegeneinander auf Verbindung und gegen andere Netzwerke auf 
Isolierung prüfen.
Bei solchen aus vielen Pads zusammengesetzten Strukturen neigt er dazu, 
die gleichen Verbindungen zigmal zu testen, oder will von einer Ecke 
eines solchen Riesenpads in eine andere Testen. Wenn letzteres abgewürgt 
wird, so wäre es vieleicht sogar in Deinem Falle sinnvoll, weil Du ja 
eine Leiterbahn aus solchen Pads bildest.

"Flächen" werden aufgrund ihrer imensen Breite nicht auf Durchgang 
getestet. Wäre auch nicht sinnvoll, weil ein Loch in einer Fläche so 
nicht detektiert werden kann und nur mit sehr geringer 
Wahrscheinlichkeit zu einem Fehler führt. Bei einer Fläche, die so 
schmal ist, das sie eine Leiterbahn ist, ist aber ein Loch schnell eine 
Unterbrechung. Also könnte der Test doch sinnvoll sein.....


> Dann muss ich mir mal das Mikrowellentool ansehen ;)

Das Mikrowellentool ist irgendwie ein Anarchronismus. Damit angelegte 
Objekte existieren im Boardfile als Footprints und werden daher als 
solche mit archiviert. In der Archivbibliothek können sie dann ganz 
normal mit dem Footprinteditor bearbeitet werden.

Ein solches Objekt enthält im Original ein Polygon (Kupferfläche). So 
können also Kupferflächen oder Polygone überhaupt in Footprints 
gelangen, obwohl der Footprinteditor kein Polygontool enthält. 
Allerdings kann er das Polygon durchaus anzeigen.

In neueren KiCad Versionen ist im Footprinteditor übrigens sogar das 
verändern grafischer Linien in Kupfer nicht mehr möglich. In älteren 
Versionen ging es nach quittieren einer Warnung.
Per Text Editor von Hand geht es immer noch.

Erfahrungsgemäß hatte ich bisher beim Flächenfüllen und im DRC damit 
kein Problem. Wie Autorouter damit umgehen weiss ich nicht. Es gibt ja 
auch zig verschiedene Autorouter.

Ich war aber auch immer extrem vorsichtig, und habe Polygone mit 
Selbstdurchdringung vermieden wie die Pest, weil ich aus den 
Mathevorlesungen in Erinnerung behalten habe, das aus topologischer 
Sicht Selbstdurchdringungen Katastrophen auslösen können und auch das 
Schreiben geometrischer Algorithmen extrem verkomplizieren können. ;O)

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

: Bearbeitet durch User
Autor: Jörg W. (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bernd W. schrieb:
> In neueren KiCad Versionen ist im Footprinteditor übrigens sogar das
> verändern grafischer Linien in Kupfer nicht mehr möglich.

Das ist albern.  Ich empfinde schon den jetzigen Weg als unnötige
Gängelei.

Autor: mec (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
So, ich hab jetzt ein wenig rumprobiert, und komme zu 2 Dingen, welche 
mir irgendwie abgehen, um Kicad noch Perfekter zu machen ;)
Es sollte die Möglichkeit geben, das man 2 oder mehr unterschiedliche 
Netze an einem Punkt/Pad zusammenführen kann bzw. 2 Pads 
unterschiedlicher Nummern zusammenlagen kann. Das wäre z.B. für sowas 
gut, wie in meinem Spielereien, oder auch um Analog und Digital Ground 
zusammenzuführen (Teilweise ist es sogar ohne Felermeldung möglich). Und 
auch um weniger Fehlermöglichkeiten für blödsinnige Routen zu haben ;)

Das zweite wäre das mit den Grafikelementen in der Kupferfläche 
(Footprinteditor/Mikrowellentool, Text). Da wäre es schön wenn man sie 
auch einem Netz zuweisen kann und Clearance und ähnliches geben würde, 
so dass sie beim DRC-Lauf auch mit berücksichtigt würden.

Da heißt es wohl, mit einigen Fehlermeldungen leben zu müssen, und bei 
"grafischen Cu-Elementen" aufzupassen, oder die Schaltpläne anders zu 
Zeichnen.

Autor: Jörg W. (dl8dtl) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
mec schrieb:
> Da wäre es schön wenn man sie auch einem Netz zuweisen kann

Das dürfte auf ein ähnliches Problem hinauslaufen wie die Möglichkeit,
einem bestimmten Netz (typisch GND) zugewiesene Vias einfach so im
Layout platzieren zu können.

Das steht auf der Wunschliste vieler Nutzer ziemlich weit oben …

Das Zusammenführen zweier Netze sollte man immer auch im Schaltplan
vorsehen.  Mir ist so, als gäbe es irgendwo eine Bibliothek mit
entsprechenden Elementen.

Autor: mec (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hab grad gesehen, das eine Leiterbahn im Text einen Fehler wirft, aber 
es wird nicht automatisch verhindert, dass man sowas macht ;)

Autor: mec (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Jörg W. schrieb:
> Das Zusammenführen zweier Netze sollte man immer auch im Schaltplan
> vorsehen.  Mir ist so, als gäbe es irgendwo eine Bibliothek mit
> entsprechenden Elementen.

Das ist ja genau, das was ich machen will, wobei ein Netz einfach ein 
Stück Draht sein soll ;)

Autor: mec (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Das Verbinden zweier Netze ist eigentlich kein Problem an sich, siehe 
Bilder.
Nur die Isolationsabstände können halt Ärger machen, was manuele 
Anpassungen der Footprints an die genauen Bedürfnisse den einzelnen 
Platinen erfordern.

Das Problem ist es, wenn man die Netze an einem Pad bzw. Bohrung 
zusammenführen möchte. Eine Lösung, wäre sowas wie im 2. Bild, ist nicht 
recht elegant und man muss den Footprint immer drehen, bis er Passt und 
ein Pad an die Leiterpreite und Isolierabstände angleichen, aber es geht 
;)

Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo mec.

mec schrieb:

>> Das Zusammenführen zweier Netze sollte man immer auch im Schaltplan
>> vorsehen.  Mir ist so, als gäbe es irgendwo eine Bibliothek mit
>> entsprechenden Elementen.
>
> Das ist ja genau, das was ich machen will, wobei ein Netz einfach ein
> Stück Draht sein soll ;)

Sowas nennt sich "Nettie". Ein Footprint mit zwei oder mehr Pads und 
einer Kupferverbindung dazwischen.

Das erlaubt, an die Pads z.B. zwei unterschiedliche GND-Netzte mit 
unterschiedlichen Namen anzuschliessen, und sie dort zu verbinden (z.B. 
Analog und Digital Ground). Die unterschiedlichen Namen verhindern dann 
auch, dass Kupferflächen das ungewollt zusammennageln.

Dafür gibt es sowohl Symbol als auch Footprints.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

: Bearbeitet durch User
Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Jörg.

Jörg W. schrieb:

>> In neueren KiCad Versionen ist im Footprinteditor übrigens sogar das
>> verändern grafischer Linien in Kupfer nicht mehr möglich.
>
> Das ist albern.  Ich empfinde schon den jetzigen Weg als unnötige
> Gängelei.

So ähnlich sehe ich dass auch.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

Autor: mec (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bernd W. schrieb:
> Sowas nennt sich "Nettie". Ein Footprint mit zwei oder mehr Pads und
> einer Kupferverbindung dazwischen.

Siehe meinen Beitrag vor deinem ;) Ich wollte halt das zwei Netze auf 
ein Pad mit Bohrung zusammenlaufen, leider geht das nicht (bis jetzt). 
Dann hatte ich die Idee die Bohrung in die Mitte der zwei Pads zu 
setzen, das geht aber leider auch nicht, da die Lochposition leider 
nicht relativ zum Pad geänderd werden kann. Und ein "mechanical" Loch 
ist leider auch nichts anderes als ein THT-Pad, also fällt auch die Idee 
mit zwei SMD-Pads mit Bohrung dazwischen ins wasser ;( Also bleibt nur 
der Weg mit einem THT-Pad, bei welchem das Kabel angelötet werden kann, 
mit dierekt "angeschlossenen" SMD-Pad, bei welchem dann der Leiterzug 
angeschlossen wird, ist halt ein wenig aufwendiger und nicht ganz so 
schön, aber es erfüllt hoffentlich den Zweck ;)

Und bei Kupferflächen im Footprint muss man damit Leben, dass es leider 
keine Isolierflächen gibt, da muss man dann selbst aufpassen, dass man 
keinen Kurzen verursacht.

Danke allen nochmals für die Hilfe.

Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo mec.

mec schrieb:
>
>> Sowas nennt sich "Nettie". Ein Footprint mit zwei oder mehr Pads und
>> einer Kupferverbindung dazwischen.

> Siehe meinen Beitrag vor deinem ;) Ich wollte halt das zwei Netze auf
> ein Pad mit Bohrung zusammenlaufen, leider geht das nicht (bis jetzt).

Naja, wenn Du den Online DRC in PCBnew (Der Button mit dem Käfersymbol 
in der linken Button Leiste, dann schon. Wirft natürlich Fehlermeldungen 
beim abschliessenden DRC.


> Dann hatte ich die Idee die Bohrung in die Mitte der zwei Pads zu
> setzen, das geht aber leider auch nicht, da die Lochposition leider
> nicht relativ zum Pad geänderd werden kann.

Doch, kann. Siehe im Anhang das Bild "ExzentrischesPad.png" und dazu die 
KiCad Footprintdatei "Testpad-1.kicad_mod" mit genau diesem Pad. Was 
allerdings nicht darf, ist, dass das Loch ausserhalb des Pads ist.
Persönlich fände ich dort eher eine Warnung statt eines Verbots 
angebracht.
Ich mache sowas besser nicht, aber manchmal sind so Verzweiflungstaten 
die einzige Lösung im Vergleich zu noch schlechteren Lösungen.

Dazu ist im Footprinteditor das Pad rechts anzuklicken und dann "Edit 
Path" zu wählen. Es poppt ein fenster "Pad properties" auf. Die Felder 
"Shape offset x" und "Shape offset y" sind für genau diesen Zweck.




> Und ein "mechanical" Loch
> ist leider auch nichts anderes als ein THT-Pad,

Einem "mechanischen" Loch fehlt die Durchkontaktierung. D.h. es würde in 
einer extra Bohrdatei für nicht durchkontaktierte Bohrungen eingetragen.

Aus Sicht der Leiterplattenherstellung ist es bei dünnen Löchern 
übrigens aus Gründen der Genauigkeit angebracht, sie entweder komplett 
in Kupfer, oder eben komplett daneben zu setzten, aber nicht Kupfer 
damit anzuschneiden. Bei dickeren Löchern ist das zwar immer noch 
unschön, aber eher Tolerierbar. Das dazu am Rande.
Weiter: "dünne" Löcher sind für "mechanische" Zwecke auch eher unüblich. 
Was für Fädchen willst Du denn da durchfummeln? ;O)

> Also bleibt nur
> der Weg mit einem THT-Pad, bei welchem das Kabel angelötet werden kann,
> mit dierekt "angeschlossenen" SMD-Pad, bei welchem dann der Leiterzug
> angeschlossen wird, ist halt ein wenig aufwendiger und nicht ganz so
> schön, aber es erfüllt hoffentlich den Zweck ;)

Irgendwie scheinen wir aneinander vorbeizureden. Wenn Du nur ein Pad mit 
Loch für eine Leitung zum durchstecken und verlöten haben möchtest, so 
legst Du Dir doch einfach ein Symbol mit einem Pin an, und verbindest 
das mit einem Footprint, der nur aus einem Pad besteht. Dafür könntest 
Du
als beispiel schon den obigen Footprint "Testpad-1.kicad_mod" verwenden.

Die "Netties" sind eine Hilfskonstruktion, um zwei Netzte mit 
unterschiedlichen Namen zu verbinden, wie z.B. "analogGND" und 
"digitalGND". Das scheint dann ja bei Dir nicht der Fall zu sein, nach 
Deiner Schilderung, auch wenn Deine Konstruktion dafür ginge.


> Und bei Kupferflächen im Footprint muss man damit Leben, dass es leider
> keine Isolierflächen gibt, da muss man dann selbst aufpassen, dass man
> keinen Kurzen verursacht.

Ja. Ich habe das Verhalten von kiCad hier mal näher untersucht. Dazu 
habe ich mal ein kleines Testprojekt gemacht. Es ist im Anhang als 
"KiCad-TestProjekt_Nettie_19Feb2016.zip" zu finden.

Im Anhang Bild "KiCadNettie-V.png" siehst Du den Schaltplan mit den 
beiden
Netties "NT1" und "NT2".

Im Board "Bild "KiCadNettie-I.png" sind zwei unterschiedliche Footprints 
dafür eingetragen: NT1 sind zwei SMD Pads mit "Kupfer im Footprint, 
wärend NT2 aus zwei THT Pads ohne Kupfer dazwischen besteht. Die 
Verbindung zwischen den Pads wurde einfach erstellt, indem von links 
kommend, die Leiterbahn einfach weiter bis zum nächsten Pad gezogen 
wurde. Und genau an dieser Stelle schmeisst der DRC dann auch eine 
Fehlermeldung. Keine Fehlermeldung kommt bei NT1 mit dem Kupfer im 
Footprint. Darum wird das näher untersucht.

In Bild "KiCadNettie-II.png" habe ich dann einfach mal eine Leiterbahn 
von "GNDPWR" quer über das Kupfer des NT1 gezogen, und prompt schmeisst 
der DRC auch eine Fehlermeldung. Diese bezieht sich aber auf zu dichte 
Annäherung an das Pad, und nicht an das Kupfer dazwischen.

Um das zu zeigen, habe ich mal NT1 verlängert, und die "GNDPWR" 
Leiterbahn dazwischen sehr dünn gemacht. Und prompt erfolgt keine 
Fehlermeldung mehr, weil ich jetzt ausreichenden Abstand von den Pads 
habe, und bei Annäherung
an das Kupfer keine Fehlermeldung mehr erfolgt. Zu sehen in Bild 
"KiCadNettie-III.png"

Das heisst im Umkehrschluss, auch wenn mein DRC sowas nicht erkennt, 
kann ich die Gefahr minimieren, indem ich relativ große Pads verwende, 
und diese gerade soweit voneinander plaziere, dass deren 
Isolationsbedürfnis gedeckt ist. Wenn ich dann im Footprint Kupfer 
dazwischen einbringe, ist die Wahrscheinlichkeit, das es durch die 
Isolierhöfe der Pads geschützt ist, relativ groß.

Den Fall, beide Pads mit der gleichen Nummer zu versehen, habe ich hier 
nicht verwendet, weil der eher prädestiniert dafür ist, zwei Pads zu 
verbinden, die auch topologisch zum gleichen Netz gehören (z.B. ein Pin 
und der Kühlfahnenanschluss eines TO220 Transistors). Dort würde sich 
das Kupfer im Footprint aber genauso verhalten, ich kann aber die Pads 
nicht mehr so dicht zusammenbringen. Daher würde ich in dem Falle kein 
Kupfer dazwischen im Footprint vorsehen, aber die gleich nummerierten 
Pads würden dann Airwires erzeugen, die nur verschwinden, wenn ich beim 
routen die Verbindung tatsächlich ziehe. Und diese verbindung wäre eine 
gewöhnliche Leiterbahn, die auch vom DRC als solche erkannt würde.

In Bild "KiCadNettie-IV.png" habe ich dann nochmal Vorder- und Rückseite 
mit Kupfer gefüllt. Die Vorderseite mit "GND" und die Rückseite mit 
"GNDPWR" verbunden. Es ist zu sehen, dass auch die Kupferfüllung vom 
Kupfer im Footprint Abstand hält. Der Abstand ist hierbei 0,5mm. Das 
Langt, um im ersten Durchlauf dort überhaupt noch eine Struktur zu 
erkennen. Wenn die 0,5mm nicht langen. muss halt dort ein Loch in die 
Kupferfläche eingefügt werden. Liegen die Pads, die ihren 
Isolationsabstand von ihren Netzten mitbringen, gerade dicht genug 
zusammen, erzeugen sie auch einen Schutzbereich für das Kupfer 
dazwischen.

Grundsätlich ist das Problem, zwei unterschiedliche Netzte direkt 
miteinander zu Verbinden, immer mit "logischen" Problemen verbunden, und 
für DRCs müssen dann entsprechende Ausnahmeregeln existieren. Letztlich 
können dann solche Ausnahmen auch wieder falsch angewendet werden und 
Fehler verursachen....
Das Bedürfnis, zwei unterschiedliche Netzte direkt an nur an einem Punkt 
zu Verbinden zeigt, dass die elektrischen Eigenschaften von Leiterbahnen 
wie Widerstand und Induktivität als Bauteil genutzt werden, aber diese 
als Bauteil nicht im Schaltplan auftauchen. Und genau das führt hier zu 
einem Problem. Umgekehrt gedacht: Ein Stück Kupfer im Footprint als 
elektrisches Bauteil fällt auch aus dem Denkmuster.

Für flächig ausgeführte Versorgungslayer und die Kapazität gilt 
ähnliches, bezüglich des nichtvorhandenseins im Schaltplan. Ein 
topologisches Problem aus DRC Sicht fällt mir jetzt auf anhieb dazu auch 
nicht ein.

Verwendet wurde:
Application: kicad
Version: 4.0.0~rc1a-stable release build
wxWidgets: Version 3.0.2 (debug,wchar_t,compiler with C++ ABI 1009,GCC 
5.3.1,wx containers,compatible with 2.8)
Platform: Linux 4.3.0-1-amd64 x86_64, 64 bit, Little endian, wxGTK
Boost version: 1.58.0
         USE_WX_GRAPHICS_CONTEXT=OFF
         USE_WX_OVERLAY=OFF
         KICAD_SCRIPTING=OFF
         KICAD_SCRIPTING_MODULES=OFF
         KICAD_SCRIPTING_WXPYTHON=OFF
         USE_FP_LIB_TABLE=HARD_CODED_ON
         BUILD_GITHUB_PLUGIN=OFF



Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

: Bearbeitet durch User
Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Jörg.

Jörg W. schrieb:

>> In neueren KiCad Versionen ist im Footprinteditor übrigens sogar das
>> verändern grafischer Linien in Kupfer nicht mehr möglich.
>
> Das ist albern.  Ich empfinde schon den jetzigen Weg als unnötige
> Gängelei.

Entwarnung: In Version: 4.0.0~rc1a-stable release build ist es 
enthalten. Allerdings nur im default und im Cairo Canvas, nicht für 
openGL.
Das hat mich wohl auf die schnelle zu der Annahme verleitet.

Vermutlich wäre es am sinnvollsten, für dieses Kupfer "dummy Netze" 
einzuführen, damit für den DRC-Check Namen und Design rules existieren.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

Autor: Bernd W. (berndwiebus) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Nachtrag:

Bernd W. schrieb:

> Vermutlich wäre es am sinnvollsten, für dieses Kupfer "dummy Netze"
> einzuführen, damit für den DRC-Check Namen und Design rules existieren.

Dummerweise ist es nicht ganz so einfach.
Die Datei "Test.kicad_pcb" aus vorigem Beispielprojekt habe ich mal per 
Hand im Editor modifiziert
Entsprechend "Test-modifiziert.kicad_pcb" im Anhang.

Meine Notizen dazu:

In PCBnew:
Netzklasse "CopperInFootprint" anlegen.
PCBnew und KiCad komplett beenden.

Bei den Netzten ein zusätzliches eingetragen (ALS Zeile 103):
(net 7 /NettieNT1)

Dieses Netz bei der CopperInFootprint Klasse eintragen (Als Zeile 121):
(add_net /NettieNT1)

Bei Footprint NT1 als (net 7) eintragen (Als Zeile 195):
(fp_line (start -1.9 0) (end 6.2 0) (layer F.Cu) (width 1.2) (net 7))

Genau das net 7 im footprint schmeist bei öffnen der Datei einen Fehler.
Vieleicht statt fp_line ein segment eintragen?
Also:
(segment (start -1.9 0) (end 6.2 0) (layer F.Cu) (width 1.2) (net 7))
Fehlanzeige. Jetzt schmeisst segment den Fehler.

Vieleicht komplett aus dem Footprint entfernen, und bei den Leiterbahn 
Segmenten einfügen (ALS Zeile 529)?
Keine Fehlermeldung, aber die Leiterbahn ist weg.
Stimmt nicht, die Leiterbahn ist da, aber ohne den Offset durch den 
Footprint.

Anker Koordinaten des Footprints:
(at 184.404 64.897)
Die der Leiterbahn:
(start -1.9 0) (end 6.2 0)
Vektorielle Summe:
(start 182.504 64.897) (end 190.604 64.897)

Als Ergebnis eingetragen, und die Leiterbahn taucht an der richtigen 
Stelle auf.
Neuberechnen der Fläche ergibt auch den für die Netzklasse angegebenen 
Isolationsabstand.
Allerdings schmeisst jetzt der DRC wieder einen Fehler, weil das 
handgedengelte Netz nun an den Enden mit den Anschlüssen an den Pads 
kollidiert.

An der Topologie führt halt nichts Vorbei.

Ausserdem verschwindet das net 7 nach Speichern der Platine. Die 
Leiterbahn wird /Input zugeschlagen. Darum verschwindet die 
Fehlermeldung auch am linken Pad.

In Zeile 12 ist die Anzahl der Netze aufgeführt. Dort hatte ich noch 
nichts hinzugefügt.
Also (nets 7) in (nets 8) ändern. Und den Rest nochmal.

Klappt nicht. Das zusätzliche Netz wird gestrichen und durch /Input 
ersetzt.

Mit freundlichem Gruß: Bernd Wiebus alias dl1eic
http://www.l02.de

: Bearbeitet durch User

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.