Clock Crosstalk

[Bernd (Gast)]

Hi,

ich versuche ein paar Datenleitungen mit einem FPGA zu jumpwiren.
Die Clock ist 58mhz die Jumpwire-Länge ist ca 5 cm.

Sobald ich alles zusammengeschlossen habe sehe ich die Clock auch in 
abgeschwächter Form auf den Datenleitungen.

Den Clockeingang habe ich etwas entfernt von den Datenleitungen auf dem 
FPGA Board festgelegt.

Gibt's da eine Möglichkeit das irgendwie zu verhindern?

Das Datensignal sieht in etwa so beeinflusst aus wie beim Foto des 
anderen Beitrages:
https://www.mikrocontroller.net/attachment/234991/CLK_CS2.jpg

Habe soweit schon versucht alles so gut wie möglich mit Ground zu 
verbinden es wurde dadurch etwas besser ist aber immer noch sichtlich 
vorhanden.

[Arduinoquäler (Gast)]

Wenn man von "die Clock" redet dann ist schon was im Argen ....

Sorry, aber alle meine Kollegen in der Firma sagen "der Clock".

Bernd schrieb:
> Das Datensignal sieht in etwa so beeinflusst aus wie beim Foto des
> anderen Beitrages:

Etwa ....  und wie schaut er genau aus? Bist zu zu faul einen
Screenshot hier reinzustellen? Dann werden die Leute hier zu faul
sein dir zu helfen. Genau so verhält es sich mit dem Aufbau der
Schaltung, die sollte man sehen können/dürfen. Und die Art der
Messung ist nicht unerheblich....

[Falk B. (falk)]

@Arduinoquäler (Gast)

>Wenn man von "die Clock" redet dann ist schon was im Argen ....

In der Tat

>Sorry, aber alle meine Kollegen in der Firma sagen "der Clock".

WOW! Das sind ja richtige Linguisten! Früher (tm) hieß das "der Takt".

[Falk B. (falk)]

@ Bernd (Gast)

>ich versuche ein paar Datenleitungen mit einem FPGA zu jumpwiren.

Was für ein tolles Wort "jumpwiren".

>Die Clock ist 58mhz die Jumpwire-Länge ist ca 5 cm.

Tja, FPGAs sind kein Kinderspielzeug, da sollte man ein paar elementare 
Grundlagen der HF-Technik beherzigen.

>Sobald ich alles zusammengeschlossen habe sehe ich die Clock auch in
>abgeschwächter Form auf den Datenleitungen.

Logisch.

>Den Clockeingang habe ich etwas entfernt von den Datenleitungen auf dem
>FPGA Board festgelegt.

Reicht nicht.

>Gibt's da eine Möglichkeit das irgendwie zu verhindern?

Jedes Signal muss mit einer Masseleitung verdillt werden, welche an 
beiden Enden angeschlossen ist. Siehe Wellenwiderstand.

[Germanist (Gast)]

Arduinoquäler schrieb:
> Sorry, aber alle meine Kollegen in der Firma sagen "der Clock".

Wenn du damit ein Problem hast, verwende doch ein deutsches Wort. Da 
ist das mit den Geschlecht des Wortes geklärt. Hier hast du die Wahl der 
Übersetzung mit Uhr (f) oder Takt (m) und entsprechendem Artikel.

[Bernd (Gast)]

Hi,

Falk B. schrieb:
> Jedes Signal muss mit einer Masseleitung verdillt werden, welche an
> beiden Enden angeschlossen ist. Siehe Wellenwiderstand.

das war die Antwort auf die Frage, ich lerne nun mal das Meiste durch 
die englischen Tutorials.
Ich habe nun einen Kupferlackdraht um Clock gewickelt und dies auf 
beiden Boards mit Masse verbunden - es scheint nun deutlich besser zu 
sein.
Mein Problem sind soweit erst mal nicht Reflexionen. Reflexionen kann 
ich ja durch Endwiderstände bzw Serienwiderstände beeinflussen.

Vielen Dank soweit für die Antworten.

Ich versuche einen seriellen Datenstrom mit dem FPGA in einen einen 
parallelen umzuwandeln.

[Arduinoquäler (Gast)]

Bernd schrieb:
> und dies auf beiden Boards mit Masse verbunden

Von zwei Boards war im Eingangs-Beitrag nie die Rede.

Sowas soll man sich zusammenreimen? Aus "jumpwiren" ?

[Bernd (Gast)]

Falk B. schrieb:
> Siehe Wellenwiderstand.

Kannst Du mir hier eventuell noch ein paar Tipps geben?
Soweit ich weiß nimmt der "return path" bei einer steilen Flanke den Weg 
des kürzesten Widerstands - was auf einer Leiterplatte mit einem 
High-Speed Signal ja die Massefläche unterhalb des Signals sein sollte. 
(bitte korrigieren wenn ich mich hier auch wieder falsch ausdrücke).

Dabei nehme ich jetzt an das der verdrillte Massedraht nun für den 
Rückstrom verwendet wird?
Aber was hat das genau mit dem Wellenwiderstand zu tun? Hat der 
Wellenwiderstand nicht eher etwas mit Reflexionen zu tun (z.b wenn 
dieser nicht abgeschlossen wird?)

[Wolfgang (Gast)]

Bernd schrieb:
> Mein Problem sind soweit erst mal nicht Reflexionen. Reflexionen kann
> ich ja durch Endwiderstände bzw Serienwiderstände beeinflussen.

Üblicherweise macht man zu Vermeidung von Reflektionen eine 
Impedanzanpassung, d.h. die Leitung wird auf beide Enden mit ihrer 
Impedanz abgeschlossen. Dann merkt das Signal nicht, dass die Leitung zu 
Ende ist und fließt ohne Reflektionen einfach weiter.

[Bernd (Gast)]

Arduinoquäler schrieb:
> Bernd schrieb:
>> und dies auf beiden Boards mit Masse verbunden
>
> Von zwei Boards war im Eingangs-Beitrag nie die Rede.
>
> Sowas soll man sich zusammenreimen? Aus "jumpwiren" ?

Ich werd's mir für das nächste mal merken und besser formulieren.

[Falk B. (falk)]

@ Bernd (Gast)

>Soweit ich weiß nimmt der "return path" bei einer steilen Flanke den Weg
>des kürzesten Widerstands

Des geringsten komplexen Widerstands, auch Impedanz geannt. Und bei HF 
wird diese durch die Induktivität bestimmt.

>- was auf einer Leiterplatte mit einem
>High-Speed Signal ja die Massefläche unterhalb des Signals sein sollte.

Ja.

>Dabei nehme ich jetzt an das der verdrillte Massedraht nun für den
>Rückstrom verwendet wird?

Den HF-Rückstrom.

>Aber was hat das genau mit dem Wellenwiderstand zu tun?

Wenn der Massedraht mit dem Signaldraht verdrillt ist, hast du die 
minimale Induktivität. Außerdem fließt der Rückstrom des Taktes im 
Wesentlichen nur durch diesen Draht und nicht durch die Masse der 
anderen Signale.

> Hat der
>Wellenwiderstand nicht eher etwas mit Reflexionen zu tun (z.b wenn
>dieser nicht abgeschlossen wird?)

Auch.