Hi alle, ich gucke gerade den Schaltplan von NanoPi Neo an: http://wiki.friendlyarm.com/wiki/images/a/aa/NanoPi-NEO-1606-Schematic.pdf Auf der Seite 4 gibt es den DDR3 Schaltplan. Bisher dachte ich mir jeder Power Pin bekommt einen 100n Kondensator. Aber hier gibt es 1uF und 10uF Kondensatoren. Woher kommen diese Werte und wenn ich layouten würde welche Kondensatoren müssen an welchen Pins ran? Dann gibt es 4 Kondensatoren die explizit als "Bottom Side Cap" markiert wurden. Warum müssen die 4 unten platziert werden? Gruß Anfänger
Die Kondensatoren sitzen direkt unter dem RAM, damit sie möglichst niederinduktiv an die Versorgungsspannung angebunden sind und diese abblocken können.
:
Bearbeitet durch User
Anfänger schrieb: > Woher kommen diese Werte und wenn ich layouten würde > welche Kondensatoren müssen an welchen Pins ran? Wenn Du das schon nicht hinbekommst: Mach keine HF Layouts wie sie DDR-3 braucht. Das ist kein Kinderkram mehr. Normalerweise gibts im Datenblatt des RAM Chips auch einen Layoutvorschlag. Da wird man die dann vermutlich auch finden. Anfänger schrieb: > Warum müssen die 4 unten platziert werden? Weil Du bei größeren BGA an einige Pins nur von unten rankommst...
> Wenn Du das schon nicht hinbekommst: Mach keine HF Layouts wie sie DDR-3 > braucht. Das ist kein Kinderkram mehr. Warum so herablassend? Ich wollte nur wissen woher diese 10uF und 1uF Werte kommen und wo die angebunden werden... > Normalerweise gibts im Datenblatt des RAM Chips auch einen > Layoutvorschlag. Da wird man die dann vermutlich auch finden. NanoPi benutzt anscheinend Samsung DDR3 K4B2G1646B. Aber in dem Datenblatt steht nichts zu den Abblockkondensatoren. z.B. In "TN-41-13: DDR3 Point-to-Point Design Support Introduction" von Micron steht: > Micron DRAM has on-die capacitance for the core as well as the I/O. There is > not a total reliance on external capacitance. It is not necessary to allocate > a capacitor for every pin pair (VDD:VSS, VDDQ:VSSQ) So woher kommen die Werte 10uF und 1uF? Anfängr
Naja, wenn die üblichen 100nF Kondensatoren schon intern sind besteht kein Bedarf diese auch noch Außen hin zu setzen, weil die hohen Frequenzen dann schon intern gefiltert sind. Stattdessen greift man mit den großen Kondensatoren die niederfrequenten Anteile der Störungen auf der Versorgung an und weil so eine Schaltung beim refresh schon mal viel Strom braucht sind dementsprechend große Kondensatoren interessant. Das sieht man ja ganz oft, große Kondensatoren für mehrere VDD Pins zusammen und dann nochmal 100nF für jeden einzelnen.
Anfänger schrieb: >> Wenn Du das schon nicht hinbekommst: Mach keine HF Layouts wie sie DDR-3 >> braucht. Das ist kein Kinderkram mehr. > > Warum so herablassend? Ich wollte nur wissen woher diese 10uF und 1uF > Werte kommen und wo die angebunden werden... Es gibt generell 2 Wege, sowas erfolgreich umzusetzen: 1. Wir halten uns zu soweit wie möglich an ein existierendes Referenzdesign. Das betrifft dann alle Kondensatoren, Layout und Lagenaufbau - Längen und Impedanzen müssen stimmen, das ist zu verifizieren. Wenn das Referenzdesign gut ist, gibts keinen Grund, dass das nicht laufen soll. 2. Wir machen es richtig. D.h wir schnappen uns die IBIS-Modelle von RAM und Prozessor, und machen eine Power-Intigrity-Simulation. Danach suchen wir uns die Kondensatoren aus. Ich kenne niemanden, der den zweiten Weg schon einmal beschritten hätte ;-) Zu den Kapazitäten: Man muss sich nur mal überlegen, was z.B. 800MHz bedeutet. Beispiel: http://psearch.en.murata.com/capacitor/product/GRM033C80J105ME05%23.html Dieser konkrete 1µF bewirkt bei 800MHz höchstens noch eine optische Verbesserung im Schaltplan. Drum kommen mir die 1µF und 10µF zu groß vor, kann mich da aber täuschen. Man muss die Impedanzcharakteristik des konkreten Kondensators anschauen, um das wirklich beurteilen zu können. PS: Den Warnungen, das nicht auf die leichte Schulter zu nehmen, schließe ich mich an. Ein Blick in ein einschlägiges Forum (z.B. vom i.MX6) sagt uns, dass das nicht unberechtigt ist ;-)
@ Simon (Gast) >Naja, wenn die üblichen 100nF Kondensatoren schon intern sind Das sind sie nicht. > besteht >kein Bedarf diese auch noch Außen hin zu setzen, weil die hohen >Frequenzen dann schon intern gefiltert sind. Ist nicht der Fall. >sieht man ja ganz oft, große Kondensatoren für mehrere VDD Pins zusammen >und dann nochmal 100nF für jeden einzelnen. Eben. https://www.mikrocontroller.net/articles/Kondensator#Entkoppelkondensator Die 10uF und 1uF sind alles hochkapazitive Keramikkondensatoren in eher kleinen Gehäusen. Der 10uF wahrscheinlich in 1206, den 1uF gibt es bei kleinen Spannnnungen schon in 0603 und sogar in 0402!!! Damit erschlägt man die früher in größeren Mengen verbauten 100nF Kondensatoren + Tantal. Siehe Stromversorgung für FPGAs Die 10uF haben einen deutlich kleineren ESR und durch das kleine Gehäuse auch relativ wenig parasitäre Induktivität, sodaß sie auch be relativ hohen Frequenzen noch eine recht niedrige Gesamtimpedanz haben, selbst OBERHALB ihrer Resonanzfrequenz! Der 1uF ist auf grund des kleineren Gehäuses noch besser für HF geeignet. Trotzdem sollte man da bisweilen aufpassen. Denn so toll diese Keramikkondensatoren sind, so haben auch sie ihre Probleme. 1.) Je nach Typ sinkt die reale Kapazität auf einen Bruchteil (20% oder weniger!) der Nennkapazität, wenn man sich der Nennspannung nähert. Die Kapazitätsangaben werden oft bei 0VDC gemacht, gemessen mit wenigen hundert mV AC. 2.) Wenn nur Keramikkondensatoren an einem Stromversogrungsnetz hängen, können häßliche Resonanzen entstehen. Mit Elkos bzw. Tantals ist das Problem deutlich entschärft, denn dort wirken die relativ hohen ESR-Werte als Dämpfungswiderstände! 3.) Die großen, extrem hochkapazitiven Kondenatoren haben extrem dünne Isolierschichten und sind mechanisch deutlich empfindlicher. Durch mechanische Spannung beim Löten oder Biegen der Platine können sie angeknackst werden.
Falk B. schrieb: > Stromversorgung für FPGAs FPGA bedeutet langsame, gutmütige Frequenzen im unteren MHz Bereich. So 100MHz oder so. Bei DDR3 bewegt man sich aber oft bei Taktfrequenzen von z.B. 800MHz. Und da reden wir nicht von Kleinigkeiten, sondern da muss ein Layout mit z.B. 32 Daten und 16 Adressleitungen umgepolt werden, wenn es blöde läuft. Das sind viele pF, und das muss schnell gehen. Schnell heißt: <<100ps. D.h. da wird ein ordenlticher Strompeak anfallen, und wir haben 1,5V Systemspannung (oder 1,35V), da darf man nicht einfach mal so um 1V einbrechen. Man wird da nicht auf viele kleine Kapazitäten verzichten können, und zusammenziehen läuft nicht. Nicht so einfach. Um das mal mit Fakten zu unterfüttern ein Beispiel, 0402, 10µF: http://psearch.en.murata.com/capacitor/product/GRM155R60G106ME44%23.html Er hat fast 1 Ohm Impedanz. Bei nur 800MHz. Der Strompeak fällt aber eher bei einigen GHz an. Der wird nicht ein großer nicht mehrere kleine ersetzen können.
@ Hmm (Gast) >> Stromversorgung für FPGAs >FPGA bedeutet langsame, gutmütige Frequenzen im unteren MHz Bereich. So >100MHz oder so. Wenn das mal kein Irrtum ist ;-) Die FREQUENZ ist zweitrangig, entscheidend ist die Schaltgeschwindigkeit der Flanke. Und da sind aktuelle FPGAs auch SEHR giftig, sei es die Kernspannung oder die IOs! >D.h. da wird ein ordenlticher Strompeak anfallen, und wir haben 1,5V >Systemspannung (oder 1,35V), da darf man nicht einfach mal so um 1V >einbrechen. Ach was? >Man wird da nicht auf viele kleine Kapazitäten verzichten können, und >zusammenziehen läuft nicht. Nicht so einfach. Stimmt. >Um das mal mit Fakten zu unterfüttern ein Beispiel, 0402, 10µF: >http://psearch.en.murata.com/capacitor/product/GRM... >Er hat fast 1 Ohm Impedanz. Bei nur 800MHz. Der Strompeak fällt aber >eher bei einigen GHz an. Nö. SOOOO gifitg sind die RAMs auch wieder nicht. Denn auch bei 800 Mbit/s pro Datenleitung (1,2ns) bewegen sich die Anstiegszeiten im Bereich von sagen wir 500ps, das sind ~700 MHz, meineswegen auch 1GHz. Bei 800 Mbit/s hat man keine "Rechtecksignale" mehr sondern eher "eckige" Sinüsse, aka Augendiagramm. >Der wird nicht ein großer nicht mehrere kleine ersetzen können. Jain, in der Schaltung sind schon noch ein paar mehr 100nF Kondensatoren drin. Auf jeden Fall keine klassischen Alu- oder Tantalelkos.
Hmm schrieb: > Man wird da nicht auf viele kleine Kapazitäten verzichten können, und > zusammenziehen läuft nicht. Nicht so einfach. Wenn man genau weiß was man tut, und die Power Planes sehr niederimpedant sind, kann man sich simulieren und ausrechnen lassen, wo solche konzentrierten Abblock-Bänke hinmüssen. Unser Layouter hat dafür Berechnungsprogramme, klappt hervorragend. Ist aber definitiv nix für Anfänger. Und geht erst ab 6...8 Lagen überhaupt.
Ich wette der DDR3 wird nicht mit 800MHz getaktet... 1. auch wenn da DDR3 1600 oder sonst was drauf ist wird der Controller den bestimmt nicht mit 800MHz ansprechen. Der Pi wird es wahrscheinlich nicht können.. 2. Z.B DDR3 800 wird auch nur mit 400MHz getaktet.. Ist ja Double.....
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.