Hallo, ich habe schon viele Platinen geroutet. jedoch noch keine Multilayer. Ich dachte an folgende Vorgehensweise. Layer 1 für VCC + Layer 2 für VCC - Layer 3 für GND Layer 4 für die Signale Ok, das sollte soweit ja kein Problem sein. Wie ich das in meinem Programm mache (Target 3001!) weiss ich auch. Jedoch habe ich paar anliegen, und zwar: Bei 4 Multilayern hat man dann Kupfer oben, Kupfer unten und 2 innen Kupfer, also sind die Platinen immer Doppelseitig mit 2 innen flächen? Ich hätte gerne oben, Bauteilseite garkein Kupfer und dann 4 Lagen, also 3 Innenlagen und die untere lage. Geht sowas? Ist das dann 4 Layer oder mehr? Dann da wo die Bauteile sind, sind die "pins" der Bauteile dann immer mit den entsprechenden Layer verbunden oder müssen Durchkontaktierungen gesetzt werden? Also sagen wir ein Bauteil hat 2 Pins. GND und VCC+. Ich route dann Layer 1 und Layer 3. Sind die Pins dann mit den Layern verbunden oder muss ich die Pins vor dem Bauteil auf die "lötseite" durchkontaktieren und dann auf dem "lötlayer" Routen? Ich hoffe ihr versteht was ich meine. Danke
Antoli B. schrieb: > Layer 2 für VCC - Wozu ein eigener Layer für negative Spannung? Was ist das für ein Design? > Ich hätte gerne oben, Bauteilseite garkein Kupfer und dann 4 Lagen, also > 3 Innenlagen und die untere lage. Geht sowas? Nein. Sonst biegt sich durch den unsymmetrischen aufbau die Leiterplatte durch. Warum planst du eigentlich so einen seltsamen Aufbau?
:
Bearbeitet durch Moderator
Grundsätzlich gilt: Auf den Seiten ist per default nichts. Ist also oben Kupfer, so nur deshalb, weil Du bzw. Dein Layoutprogramm, es so wollen. Wie aber bereits gesagt: Es ist nicht ganz einfach die Bauteile zu platzieren ohne dass Kupfer da ist. Das Minimum sind der Pad plus die Leiterbahn und eine Durchkontaktierung. Eine große Massefläche ist eine feine Sache. Aber ganzflächig "+" und "-" Versorgung...
Dennis X. schrieb: > Wie lötest du deine Bauteile fest? Vielleicht hat er keine SMD-Teile. Ist aber trotzdem unsinnig. Antoli B. schrieb: > Ich hätte gerne oben, Bauteilseite garkein Kupfer und dann 4 Lagen Multilayer haben eine gerade Lagenzahl, und sie sollten symmetrisch aufgebaut sein, was Flächen angeht. Ein Multilayer mit 3 Flächenlayern und 1 Signallayer wird wahrscheinlich krumm. Es gibt noch sooo viel zu lernen. Antoli B. schrieb: > Layer 4 für die Signale Nur 1 Signallayer? Dafür ist ein Multilayer ziemlich unsinnig. Oder handelt es sich um eine seltsame Schaltung fast ohne Signalleitungen? Georg
Also es handelt sich um eine TDA schaltung. Auch die anderen Bauteile sind DIP. Also das was ich suche sollte am ende so aussehen wie eine einseitige Platine mit 3 "inneren" Layern. Der TDA braucht VCC +, VCC - und GND sowie das Audio IN und OUT Signal. Somit dachte ich wie folgt, da der TDA ja bis zu 10A "braucht" für die Versorgung des TDAs jeweils eine ganze Fläche, also Layer zu nutzen. Also 1 VCC+, ein VCC-, ein GND und ein Layer wo dann die ganzen Audiosignalleitungen sind. Die Frage ist halt, sind die inneren Layer dann auch mit den jeweiligen PINs des TDA und somit auch mit der Lötseite verbunden? Also VCC+ und VCC- sind z.b. Layer 2 und 3, diese sind dann innen, aber sind diese dann auch mit dem Lötauge auf der unterseite verbunden? Bei SMD ist mir klar das ich diese rausführe (Durchkontaktierung) und dann an das PAD route. Dann gibt es Buried VIAs, Blind VIAs etc. Muss ich da was beachten oder sind die verbindungen zwischen den innen layern und dem lötauge auf der lötseite immer verbunden?
Nogosek easyPCB schrieb: > Also das was ich suche sollte am ende so aussehen wie eine einseitige > Platine mit 3 "inneren" Layern. Ich versteh deinen Aufbau nicht. Du hast eine Lötseite, dann kannst du theoretisch noch zwei innere Layer haben. Dein Ansatz ist dann eine 4-Layer Platine wo du oben einfach nur dein Basismaterial + Lötstopp + Beschriftung hast. Dann sind es aber nur ZWEI innere Layer und keine drei. Nogosek easyPCB schrieb: > Die Frage ist halt, sind die inneren Layer dann auch mit den jeweiligen > PINs des TDA und somit auch mit der Lötseite verbunden? Wenn du das so layoutest geht das schon klar! Du kannst den Pin ja als DuKo ansehen und eine Leiterbahn da ran routen.
Ja, also route ich an den entsprechenden pin. Auf der Lötseite ist dann nur das lötauge, dieses ist doch sodann mit dem layer verbunden. Die anderen layer haben bei dem pin dann eine entsprechende aura, oder?
Ich verstehe das ganze nicht so wirklich. Irgendwie hab ich einen denkfehler oder sowas. Das Bohrloch für bedrahtete Bauteile geht doch auch durch die ganzen Layer durch. Also besteht da doch zumindestens mechanisch eine Verbindung. Und wenn ich nun ein inneren Layer an ein Bauteilpin route dann muss da ja ein Blind Via gesetzt werden damit der Layer mit dem Lötauge verbunden ist. Passiert das alles "automatisch"? Die anderen Layer müssen ja eine Aura zu dem Via haben oder nicht? Ich begreife das alles nicht -.-
allister schrieb: > Das Bohrloch für bedrahtete Bauteile geht doch auch durch die ganzen > Layer durch. Also besteht da doch zumindestens mechanisch eine > Verbindung. > > Und wenn ich nun ein inneren Layer an ein Bauteilpin route dann muss da > ja ein Blind Via gesetzt werden damit der Layer mit dem Lötauge > verbunden ist. Vergiss das mal mit den Buried Vias usw ... Welches Cad-Programm verwendest du? Standardmäßig machen alle erstmal Vias, die durch alle Lagen gehen. Sie sind aber halt nur an den Layern angeschlossen, wo sie angeschlossen sein sollen. Beachten musst du hier quasi nichts ... Route einfach auf deinen 3 Lagen und frag den DRC, ob das Design passt ... voila :) Buried-Vias usw sind (teure) Spezialfälle, mit denen ein Hobby-Bastler vmtl niemals in Berührung kommt.
:
Bearbeitet durch User
Ich nutze Target 3001! . Wenn ich das geroutet habe kann ich ja mal die Datei hochladen dann kann mir doch bestimmt einer sagen ob das so in Ordnung ist, oder? Herstellen lassen wollte ich das ganze bei https://www.multi-circuit-boards.eu/index.html Danke euch
allister schrieb: > Wenn ich das geroutet habe kann ich ja mal die > Datei hochladen dann kann mir doch bestimmt einer sagen ob das so in > Ordnung ist, oder? Ich würde an deiner Stelle zuerst nur den Schaltplan und nur die Platzierung der Bauteile auf dem Board hier hochladen. Mit dem Routing kannst du dann warten bis dir die Spezialisten die richtigen 'Anweisungen' geben ;-) In der Zwischenzeit kannst du dich über einen vernünftigen Lagenaufbau schlau machen.
Nogosek easyPCB schrieb: > Somit dachte ich wie folgt, da der TDA ja bis zu 10A "braucht" für die > Versorgung des TDAs jeweils eine ganze Fläche, also Layer zu nutzen. Eine Multilayerplatine ist für einen Leistungsverstärker mit TDA kaum die richtige Wahl. Nimm stattdessen eine ein- oder doppelseitige mit 70µ oder meinetwegen 105µ Kupfer. Wenn du beim Leiterplattenhersteller deiner Wahl guckst, siehst du, dass sich eine 2mm breite Leiterbahn aus 105µ Kupfer bei 10A um 20K erwärmt. Mach die Leiterbahnen noch etwas breiter und du bist auf der sicheren Seite.
Georg schrieb: > Multilayer haben eine gerade Lagenzahl Nein, nicht zwingend. Es gibt sowohl Standardprozesse mit ungerader Lagenzahl, wie z.B. 3-, 5-, 7-, 9- und 11-lagige Leiterplatten von Microcirtec: http://www.microcirtec.eu/multilayer-aufbauten.html als auch speziell angepasste Aufbauten. In 2014 habe ich z.B. eine Leiterplatte entworfen, bei der zwei fünflagige Teilleiterplatten über einem zentralen Kupferblech verpresst wurden, d.h. ein elflagiger Aufbau entstand. Das ganze wurde dann noch mit Microvias auf den Außenlagen kombiniert. Dadurch gab es die folgenden Durchkontaktierungen: 1-2, 1-4, 1-5, 1-11, 5-11, 6-11, 10-11 Besonders interessant waren dabei die sog. unechten Sacklöcher (1-4, 6-11), d.h. Durchgangsbohrungen der beiden fünflagigen Teilleiterplatten. 1-5 und 5-11 waren wiederum echte Sacklöcher.
Angehängte Dateien:
-
Unbenannt.png
170 KB
Kühl S. schrieb: > Eine Multilayerplatine ist für einen Leistungsverstärker mit TDA kaum > die richtige Wahl. Nimm stattdessen eine ein- oder doppelseitige mit 70µ > oder meinetwegen 105µ Kupfer. Warum? So ist die ganze Fläche, also 160mm x 100mm als "Leiterbahn". 105µ Kupfer war eh für die Versorgungslayer geplant. Ich weiss nur nicht ob es vielleicht Probleme mit den "Signalen" gibts. Also so eine art "schleifen / pfeifen" was man dann in den Lautsprechern hört. Das Routen mit Multilayer würde es mir auch um vieles einfacher machen. Einen "fast" fertigen Schaltplan gibt es schon. Jedoch hänge ich da noch an der Beschaltung der NE5532. Ich würde den NE5532 gerne mit der gleichen Versorgungsspannung versorgen. Also nur ein Stromanschluß. Allerdings weiss ich nicht wie ich von den 40V auf min. 25V runter komme um dann einen lm7812 und lm7912 für die positive und negative Versorgungsspannung für den NE5532 einzusetzen.
Moin, Kleiner Tipp zwischenrein: Im Datenblatt des Verstaerker-ICs gibts Layoutvorschlaege. Einseitig. Nimm genau die. Einfach abmalen. Keine Anderen nehmen. Nix selbstueberlegtes. Du bist nicht cleverer als die Jungs von ST. Gruss WK
Ich muss einfach aus Platzgründen, und da je 2 auf eine Platine sollen und der NE5532 da mit drauf muss usw. einfach anders Routen. Geht einfach nicht anders. Ich habe den schon auf Lochraster mit Kabeln und einem SEHR schrecklichen Aufbau getestet und das ging Problemlos. Also bis kurz vor volllast war alles gut. erst bei volllast ging das verzerren etc. pp. los. Also da gibts Routingmässig wohl kaum Probleme.
> Nogosek easyPCB schrieb:
Ohoh...der Betrüger Tobias Nogossek treibt sich hier wohl immer noch
rum...
Antoli B. schrieb: > Warum? Weils teuer und sinnfrei ist. Hast du dir mal das Layoutbeispiel aus dem Datenblatt angesehen? Das ist ganz simpel einseitig. Wie kommst du eigentlich auf 10A, die dein TDA angeblich braucht? Im Datenblatt ist der maximale Output Peak Current mit 6A angegeben.
Kühl S. schrieb: > Weils teuer und sinnfrei ist. > Hast du dir mal das Layoutbeispiel aus dem Datenblatt angesehen? Das ist > ganz simpel einseitig. > Wie kommst du eigentlich auf 10A, die dein TDA angeblich braucht? Im > Datenblatt ist der maximale Output Peak Current mit 6A angegeben. Ja, sry. hatte das erst mit dem TDA7293 und der hat 10A peak. Wobei ich das niemals erreichen werde. Vorher wird wohl eher der Ringkern abrauchen (ich will 6 stück, also 3 Platinen a 2 TDAs betreiben. Der Ringkern macht allerdings nur 2 mal 30 VAC, 8,33A. Mal sehen wieviel er schafft oder ob ich jeder Endstufe sodann also je 2 TDAs mit einem Ringkern versorge.
Moin, Antoli B. schrieb: > Ich muss einfach aus Platzgründen, und da je 2 auf eine Platine sollen > und der NE5532 da mit drauf muss usw. einfach anders Routen. Geht > einfach nicht anders. Alternativlos kann nur Mutti ;-) Bau einfach stumpf die Endstufenplatinen genau so nach, wie im Datenblatt beschrieben. Deinen Vorverstaerkerkram baust du voellig separat auf. So kriegst du abgeschlossene Baugruppen, die du getrennt in Betrieb nehmen kannst und austauschen, wenns geraucht hat. Gruss WK
Dergute W. schrieb: > Alternativlos kann nur Mutti ;-) > Bau einfach stumpf die Endstufenplatinen genau so nach, wie im > Datenblatt beschrieben. Deinen Vorverstaerkerkram baust du voellig > separat auf. So kriegst du abgeschlossene Baugruppen, die du getrennt in > Betrieb nehmen kannst und austauschen, wenns geraucht hat. > > Gruss > WK Ich habe einfach keinen Platz dazu um alles einzelnd aufzubauen. Ich muss auf Multilayer und vorverstärker zum verstärker zurück greifen. Bevor ich Route werde ich wohl auch noch viel auf SMD ändern. Ich muss so klein wie möglich bauen. Also auch die oberen 160mm x 100mm werden noch kleiner. Ich muss es so winzig wie möglich kriegen.
Moin, Ja, mir isses eigentlich wurscht. Aber wenn ich einen seh', der gleich in einen Hundehaufen tritt, dann sag' ich halt: Obacht geben, nicht reintreten. Aber wenn der andere dann sowas sagt wie: "Ach, das ist bestimmt nur Schokolade" oder "ist mir egal, ich muss da jetzt unbedingt reinsappen. Tja, dann... Gruss WK
Antoli B. schrieb: > Ich muss es so winzig wie möglich kriegen. Also "Winzig wie möglich" bei einigen Ampere Strom, die in den TDAs eine beträchtliche Verlustleistung produzieren, ist fei nicht sonderlich winzig ... Würde aber tatsächlich soviel in SMD bauen, wie möglich. Insbesondere deine Vorverstärker-Schaltung. Wesentlich kleiner sind Klasse-D Verstärker ... Die kommen mit Mini-Kühlkörperchen aus, weil sie sehr wenig Verluste produzieren.
:
Bearbeitet durch User
Also ich habe es jetzt doch mal doppelseitig geroutet. Ist das so richtig? Sind die Bauteilpins grundsätzlich mit der Kupfer oben- und unterseite verbunden? Also egal wo ich das Bauteil anlöte, oben oder unten, es ist immer mit beiden seiten verbunden? Die Auren sind so richtig? Kupfer unten gilt gleichzeitig als GND Fläche. Danke euch.
Antoli B. schrieb: > Also egal wo ich das Bauteil anlöte, oben oder unten, es ist immer mit > beiden seiten verbunden? Jup. Bauteilpads für bedrahtete Bauteile sind (eigentlich immer) auf beiden Seiten. Nachdem Löcher durch die Platine durchgebohrt wurden, werden diese mit einem chemischen Verfahren durchkontaktiert, dann sind die Pads auf Ober- und Unterseite verbunden. Seltsame Darstellung der Platine ... Hätte jetzt Kupfer hellgrün und kein Kupfer dunkelgrün erwartet, da ist es aber andersrum ... muss man sich mal daran gewöhnen, sieht aber korrekt aus.
Das ist ja schonmal gut :) Und der Lötstoplack isoliert dann gleichzeitig noch die Bauteile von der jeweiligen Kupferseite?
Antoli B. schrieb: > Und der Lötstoplack isoliert dann gleichzeitig noch die Bauteile von der > jeweiligen Kupferseite? Darauf sollte man sich nicht verlassen. Bauteile mit freiliegenden Metallteilen sollte man zusätzlich isolieren, wenn da Leiterbahnen oder Cu-Flächen drunter sind. Das ist nicht so schwierig wie es sich anhört, die meisten Bauteile sind ja isoliert, entweder mit Kunststoffgehäuse oder mit Schrumpfschlauch überzogen, und die wenigen Ausnahmen (z.B. Quarz, Stecker) kann man beim Layouten berücksichtigen. Für Quarze gibt es auch passende Unterlegfolien. Georg
@ Antoli Berg (allister) >Und der Lötstoplack isoliert dann gleichzeitig noch die Bauteile von der >jeweiligen Kupferseite? ja, zumindest bei Schutzkleinspannung bis 42V kann man sich da recht gut drauf verlassen. Bei der Trennung von Schutzkleinspannung und Netzspannung eher nicht, da ist Lötstoplack aus Sicht der Sicherheitsvorschriften nicht als zusätzliche Isolation zu betrachten, wenn gleich er REAL schon ziemlich spannungsfest ist. Ich hab mal festweise ein Leiterbahn mit 1,5kV RMS 1min getestet, nix passiert.
Moin, Antoli B. schrieb: > Das ist ja schonmal gut :) Nein, ist es nicht! Der Haufen kommt naeher, man kann ihn schon dampfen sehen. Was glaubst du, warum die Vollhonks von ST in ihrem Layout (im Datenblatt auf Seite 4) ganze 3 verschiedene Geschmacksrichtungen von Masse anbieten: SGND als Masse fuer das Eingangssignal, PGND als Masse fuer den Lautsprecher und GND als Masse fuer die Spannungsversorgung? Glaubst du, weil die einfach nicht so gut routen koennen, wie du? Und warum haben die wohl Ausgang und Eingang nicht so genial wie du direkt nebeneinander gelegt? Und warum haben die in ihrem Layout die Masse von ihrem C2 (der deinem C7 entspricht) so ganz stuemperhaft direkt an den SGND gefuehrt, und nicht so genial wie du, irgendwo mittenrein in irgendeinen grossen Masseblob? Warum ist wohl die Massefuehrung vom Pin4 des TDA im ST Layout so eigenartig gegabelt in einen Zweig, der zu SGND wird und einen anderen Zweig, der erst ueber ne Drahtbruecke, dann gaaaanz aussenrum und dann mitten durch die Schaltung irgendwie durchgeht und dann am PGND endet? Weil die keine Ahnung haben, und du das viel einfacher kannst? usw. Und warum sag' ich: Kein eigenes Layout machen, sondern das von ST 1:1 abkupfern, obwohl ich genau weiss, dass du das viel genialer hinkriegst? Fragen ueber Fragen... SCNR, WK
Das mit der Isolierung habe ich jetzt auf die Widerstände und Kondensatoren bezogen, das die Gehäuse z.b. nicht mit den Leiterbahnen in Kontakt kommen.
Hallo, nach deinen Abbildungen sind die meisten Pads mit NICHTS verbunden. Fang mal mit C4 und C7 an, die sind nirgends angeschlossen und daher völlig überflüssig, wie der grösste Teil der anderen Bauteile auch. Dergute W. schrieb: > Und warum sag' ich: Kein eigenes Layout machen, sondern das von ST 1:1 > abkupfern Das hilft hier wohl auch nicht weiter, der Sinn einer Leiterplatte scheint völlig unverstanden. Georg
Georg schrieb: > die meisten Pads mit NICHTS verbunden Glaub, das ist nur die schräge Darstellung des sonderbaren Programmes ... Wär mal interessant, was das für eins ist.
Falk B. schrieb: > Target Oh, so sonderbar ist das Programm dann wohl gar nicht ? Falk was sagst du, hängen die Pins/Pads in der Luft?
Wenn ich die Kuper oben oder Kupfer unten Fläche bzw die Löschflächen ausblende dann sieht man wie die PADs / PINs verbunden sind. Jap genau, Target 3001!
David P. schrieb: >> Nogosek easyPCB schrieb: > > Ohoh...der Betrüger Tobias Nogossek treibt sich hier wohl immer noch > rum... Ich habe mal im Forum gesucht! Meinst du den hier: Beitrag "Hinweis zu "Diverse Geräte (Oszis, Bohrmaschine) und etliche Bauteile günstig abzugeben (gelöscht)""
Angehängte Dateien:
-
kupfer_unten.png
170 KB -
kupfer_oben.png
160 KB
Mampf F. schrieb: > Falk B. schrieb: >> Target > > Oh, so sonderbar ist das Programm dann wohl gar nicht ? > > Falk was sagst du, hängen die Pins/Pads in der Luft? So, hier extra nochmal für dich ;)
@ Antoli Berg (allister)
kupfer_unten.png
kupfer_oben.png
>So, hier extra nochmal für dich ;)
Und wenn man die schrägen Verbindungen auf der Oberseite noch ein wenig
überarbeitet und gerade rückt, kann man sie durch einfache Drahtbrücken
ersetzen und die Platine einseitig herstellen.
Falk B. schrieb: > @ Antoli Berg (allister) > > kupfer_unten.png > kupfer_oben.png > >>So, hier extra nochmal für dich ;) > > Und wenn man die schrägen Verbindungen auf der Oberseite noch ein wenig > überarbeitet und gerade rückt, kann man sie durch einfache Drahtbrücken > ersetzen und die Platine einseitig herstellen. Ja das ist mir schon klar. Ich habe ja bisher immer mit einseitigen Leiterplatten und Drahtbrücken gearbeitet. Ich wollte nur eben an dieser einfachen Leiterplatte probieren und zeigen / fragen ob dies so richtig ist. So weiss ich dann für komplexere Sachen bescheid. Also um es einfach auszudrücken kann man mit einer zweiseiten Platine die "zweite" Seite als Drahtbrücken "mißbrauchen" oder aber eben dann ziemlich komplex Routen. Korrekt? Das Routing selbst ist so jedoch korrekt!? Also habe ich den Umgang mit Zweiseitigen Leiterplatten richtig verstanden. Genau so würde es dann auch mit Multilayer und Blind / Buried Vias funktionieren, richtig? Blind Vias führen dabei immer nach aussen, mit Buried Vias kann man die inneren Layer dann durchkontaktieren. Richtig? Wie sieht es bei so Signalen und Multilayer aus? Kann man da ohne bedenken auch parallel übereinander Routen ohne das durch die Leiterplatte einstreuungen in ein anderes Layer entstehen?
:
Bearbeitet durch User
@Antoli Berg (allister) >Also um es einfach auszudrücken kann man mit einer zweiseiten Platine >die "zweite" Seite als Drahtbrücken "mißbrauchen" oder aber eben dann >ziemlich komplex Routen. Korrekt? Wieso "mißbrauchen"? Gebrauchen, das ist jde Sinn der Sache. Das geht aber nur dann, wenn a) die Platine professionell mit durchkontaktierungen gefertigt wird b) beim Selberrätzen die VIAs mit kurzen Drahtstücken durchverbunden werden sowie alle THT-Bauteile, welche oben und unten mit einer Leitung kontaktiert werden auch oben und unten mit dem Lötauge angelötet werden >Das Routing selbst ist so jedoch korrekt!? Also habe ich den Umgang mit >Zweiseitigen Leiterplatten richtig verstanden. Sieht OK aus. >Genau so würde es dann auch mit Multilayer und Blind / Buried Vias >funktionieren, richtig? Ja. >Blind Vias führen dabei immer nach aussen, mit Buried Vias kann man die >inneren Layer dann durchkontaktieren. Richtig? Ja. >Wie sieht es bei so Signalen und Multilayer aus? Kann man da ohne >bedenken auch parallel übereinander Routen ohne das durch die >Leiterplatte einstreuungen in ein anderes Layer entstehen? Jain. Im Einzelfall kann man auch da viel falsch machen und "nette" Störeinkopplungen erzeugen.
Sorry, wenn ich das ganze mehrfach wiederhole oder euch vielleicht damit nerve, aber da Multilayer teuer sind möchte ich das ganze auch richtig verstanden haben. Ich drücke das mal in meinen Worten aus: also Blind Vias sind "durchkontaktierungen" die durch die gesamte Leiterpatte gehen, jedoch nur mit dem entsprechenden Layer "verbunden" sind. Also z.b. mit Layer 1 und Layer 3 oder 7 oder Layer 1 und 4 oder Layer 1 und 2, jedoch ist die Bohrung durch die gesamte Leiterplatte und man hat zwangsläufig gleichzeitig beiderseits einen Testpunkt, korrekt? Also ich meine mit der Leiterbahn auf dem entsprechenden Layer verbunden Bei Buried Vias werden die Layer "innen" verbunden. Also z.b. Leiterbahn auf Layer 2 mit der Leiterbahn auf Layer 3 und dann nach Layer X usw. Buried Vias sind also durchkontaktierungen innerhalb der leiterplatte mit einer keiner verbindung auf die ober oder unter seite. bisher richtig verstanden? somit kann man auch bei buried vias über und unter dem nä. layer routen und eine leiterbahn direkt über/unter dem via verlegen. was bei blind vias nicht funktioniert da sonst eine verbindung zustande kommt, korrekt? Wenn ich das alles so richtig verstanden habe direkt die nä. Anliegen, also: Also, wenn ich z.b. ein TQPF-64 Bauteil habe, warum soll man keine Vias "unter" dem Bauteil setzen? Ich dachte an derartiges: Einige der Pins direkt auf Layer 1 routen. Die weiteren Signale 2-3mm unter das Bauteil routen und dann mittels Blind/Buried Via ins innere Routen um dann unter den Bauteilen zu Routen und die Signale an den Bauteilen wieder "hoch" holen. Nun habe ich oft gelesen das man dies nicht sollte, also vor den Pads mit Vias ins innere aber keine Vias unter dem Bauteil. Warum? Und wie "klein" können so Vias werden? Also die Pads des Bauteils sind 0,5mm kann man dann ein 0,4mm Via zum Einsatz bringen um die Vias z.b. wie die Bauteilpins nebeneinander zu setzen und dann ins innere / auf die andere Seite zu routen? Danke Danke Danke
Antoli B. schrieb: > also Blind Vias sind "durchkontaktierungen" die durch die gesamte > Leiterpatte gehen Antoli B. schrieb: > bisher richtig verstanden? Nein, so gut wie garnichts. Vias ohne Zusatz, einfach nur Vias, gehen bei einem ML durch alle Lagen von Top bis Bottom, wie bei 2seitigen LP auch. Die braucht man in jedem Fall, Blind und Buried nur in Spezialfällen zu sehr viel höheren Kosten. In allen Fällen sind Vias nur mit Lagen verbunden, wenn das so im Stromlaufplan definiert ist, also wenn auf Lage x keine Leiterbahn weggeht oder eine Fläche kontaktiert wird ist da auch keine Verbindung, wohin auch. Blind Vias gehen von aussen bis zu einem der nachsten Layer, die Tiefe ist generell sehr begrenzt, daher können meistens nur 1 oder 2 Lagen von aussen verbunden werden. Meistens ist maximale Tiefe = Bohrdurchmesser. Buried Vias verbinden Innenlagen und sind mit Abstand am teuersten. Da sie meistens gefertigt werden wie bei 2seitigen dk Platinen, können Paare von Lagen miteinander verbunden werden. Man kann man sie nicht beliebig verwenden, z.B. kann man Lage 2 mit 3 verbinden und 4 mit 5, aber nicht 3 mit 4 - weil 2/3 und 4/5 als dk vorgefertigt werden und dann verpresst, also kommt man an 3 und 4 nicht mehr ran. Man könnte nur noch, mit mehr Aufwand, Buried Vias von 2 bis 5 zufügen, nachdem man 2/3 und 4/5 bereits verpresst und durchkontaktiert hat. Durchschaut man das nicht bestehen gute Aussichten ein teures Layout zu erstellen, das nicht gefertigt werden kann und nur für den Mülleimer taugt. Habe ich schon erlebt, der Layouter war sehr erstaunt, dass man nicht beliebig von irgendeiner Lage zu irgendeiner anderen routen kann, und geschockt weil er einige Tausender völlig in den Sand gesetzt hatte. Reparierbar ist sowas nicht, man muss ganz neu ansetzen. Es gibt Fertigungsmethoden, Lage für Lage mit Buried Vias aufzubauen, aber das ist dann extrem teuer. IBM hat mal eine Technologie mit Keramik-Multilayern vorgestellt, mit bis zu 512 Lagen, bei der laut Angaben ein Via von jeder Lage zu jeder anderen Lage möglich war, aber das läuft dann unter unbezahlbar, das war für die CPU-Module von Grossrechnern. Wahrscheinlich wurde das in 512 Fertigungsschritten aufgebaut. Es gibt auch sonst noch manches zu beachten, z.B. ob unter einem Blind Via eine Leiterbahn verlaufen kann oder ob man den Platz auf einem weiteren Layer freihalten muss, wegen Toleranzen der Bohrtiefe und der Bohrergeometrie. B & B Vias sind nichts für Anfänger. Georg
Der TE frägt und frägt und frägt und scheint Antworten gänzlich zu ignorieren ... Hab jetzt ja auch schon >1Jahrzehnt Layout-Erfahrung und auch mit Multilayer und FPGA- und PCI-Designs, aber Blind- oder Buried-Vias zu verwenden, wäre mir noch nicht in den Sinn gekommen ... Vor allem Multilayer für einen Popel-Verstärker zu verwenden grenzt schon an Verrücktheit ;-)
Mampf F. schrieb: > Vor allem Multilayer für einen Popel-Verstärker zu verwenden grenzt > schon an Verrücktheit Naja, von der eigentlich benötigten einseitigen Pertinax-Platine upzugraden auf einen Multilayer mit Blind und Buried Vias ist schon auch eine Leistung... Ich hatte mal einen (sehr renommierten) Kunden, der hat eine Europa-Karte mit einer GND-Fläche zur Abschirmung benachbarter Karten als 6-Lagen-ML ausgeführt, weil das in den Design-Richtlinien als Standard für LP angegeben war. Die Firma ist allerdings längst pleite, nicht wegen der einen Karte, aber wegen des Firmenmottos "wir sind weltführend, und Geld spielt bei uns überhaupt keine Rolle". Denkt der TO vielleicht auch. Georg
Antoli B. schrieb: > also Blind Vias sind "durchkontaktierungen" die durch die gesamte > Leiterpatte gehen, Nein, das ist kompletter Unsinn. > Buried Vias sind also durchkontaktierungen innerhalb der leiterplatte > mit einer keiner verbindung auf die ober oder unter seite. Ja. > somit kann man auch bei buried vias über und unter dem nä. layer routen > und eine leiterbahn direkt über/unter dem via verlegen. was bei blind > vias nicht funktioniert da sonst eine verbindung zustande kommt, > korrekt? Ja, bis auf einige Einschränkungen auf Grund der Bohrtiefentoleranzen. > Also, wenn ich z.b. ein TQPF-64 Bauteil habe, warum soll man keine Vias > "unter" dem Bauteil setzen? Es spricht grundsätzlich überhaupt nicht dagegen, Vias unter Bauteilen zu platzieren, wenn die Bauteile keine freiliegenden Metallisierungen o.ä. aufweisen. Manche SMD-Bauteile haben aber eine spezielle Metallflächen (sog. Exposed Pad) zur großflächigen Anbindung an die Leiterplatten, und zwar aus thermischen Gründen oder zur Verbesserung der EMV-Eigenschaften und Signalintegrität. Für eine optimale Anbindung sollte man dann auf jeden Fall Vias verwenden, und zwar unter Berücksichtigung der Herstellerempfehlungen. Hierbei muss man aber unbedingt darauf achten, keine Luftblasen einzuschließen, d.h. entweder muss das Via auf der gegenüberliegenden Seite offen oder komplett gefüllt sein. > Ich dachte an derartiges: Vergiss blind vias oder buried vias für Deine trivialen Schaltungen und Leiterplatten. Verwende ganz normale Durchkontaktierungen.
Georg schrieb: > Blind Vias gehen von aussen bis zu einem der nachsten Layer, die Tiefe > ist generell sehr begrenzt, daher können meistens nur 1 oder 2 Lagen von > aussen verbunden werden. Meistens ist maximale Tiefe = Bohrdurchmesser. > > Buried Vias verbinden Innenlagen und sind mit Abstand am teuersten. Da > sie meistens gefertigt werden wie bei 2seitigen dk Platinen, können > Paare von Lagen miteinander verbunden werden. Beides kann man noch toppen: Mit Stagged Micro Vias. Damit kann man microvias von Lage zu lage aufeinanderbauen. Da entsprechend viele Preßschritte und Galvanik dazu kommt sprengt derartiges fast jedes Budget. (Die Zuverlässigkeit steigt nicht unbedingt mit jedem Prozeßschritt, sodaß dies auch noch ein zu Beachtendes Problem ist) Es gibt auch kaum Hersteller, die das überhaupt anbieten. Ich bin bisher mit Blind (braucht man bei Verwendung mit BGA bei einem Pitch unter 0,8mm) und selten Buried vias ausgekommen, gestagged habe ich noch nie verwendet.
Christian B. schrieb: > Es > gibt auch kaum Hersteller, die das überhaupt anbieten Vor allem gibt es da verschiedene Vorgaben je nach Hersteller, z.B. verlangen die einen, dass die Vias in jeder Lage versetzt sind (praktisch setzt ein Via auf dem Restring des drunterliegenden auf), bei anderen werden die Vias koaxial übereinander gesetzt. Dadurch kommt zu den exorbitanten Kosten für Layout und Fertigung noch die Tatsache, dass ein Layout i.A. nicht auf einen anderen Hersteller übertragbar ist. Aber wir wollen dem TO ja nicht noch zusätzliche Flöhe ins Ohr setzen. Georg
Georg schrieb: > nicht noch zusätzliche Flöhe ins Ohr setzen. Hach und ich wollte ihm schon raten, einen GainClone zu bauen anstatt des TDAdingens scnr xD
Nach einer längeren Erklärung und viel gelese hier habe ich mich dazu entschieden entweder Doppelseite zu erstellen, falls es Einseitig nicht möglich ist und bei Multilayer ganz normale Vias (durchkontaktierungen durch die gesamte PCB) zu benutzen. Dies ist die einfachere, und vor allem günstigere Variante.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.