Gast
#4916242
Hallo, ich benutze einen Xilinx CPLD und habe die JTAG-Pins direkt an einen 2x5-Wannenstecker angeschlossen. Sind die während des Normalbetriebs floatenden JTAG-Pins ein Stabilitätsproblem? Wären Pullups/Pulldowns angebracht? Außerdem habe ich den Xilinx XSVF-Player auf meinen ATmega portiert. Wegen Pin-Knappheit sollen mind. zwei Pins, welche mit den JTAG-Pins verbunden sind, auch andere Aufgaben übernehmen und an andere Pins angeschlossen werden. Welche der JTAG-Signale lassen sich "deaktivieren"? Wenn ich bspw. TDI und TDO doppelt anschließe, wie müssen TCK und TMS geschaltet sein, damit (Fremd-)Signale auf TDI und TDO den CPLD nicht beeinflussen?
