CD40110 - Verständnisfrage

[Jörg R. (solar77)]

Hallo,

ich habe eine Verständnisfrage zum Baustein CD40110. Das ist ein Zähler, 
Dekoder und 7-Segmenttreiber in einem Chip. Er zählt vor- und rückwerts.

Als Diskussionsgrundlage möchte ich auf diese Schaltung verweisen:

Beitrag "Re: CD40110BE für 7Segmentanzeige"

Mir geht es um den Eingang an Pin 9 (CU) und den Ausgang an Pin 10 
(Cout).


Nun das "Problem", was vermutlich keines ist:

Wenn Pin 9 von low>high wechselt zählt der Chip um "1" nach oben. Der 
10te Impuls lässt den nächsten Chip "1" hochzählen.

Was ich nun nicht verstehe ist warum der Augang Pin 10 im Normalfall auf 
High liegt. Damit liegt Pin 9 des nachfolgenden Chips auch auf High. 
Nach meinem Verständnis müsste der aber, wie auch der Pin 9 der 
Einerstelle, auf Low liegen.

Mit dem Oszi sieht man auch das der Ausgang beim Übertrag kurz von High 
auf Low wechselt.

Die Schaltung funktioniert und zählt korrekt. Nur verstehe ich nicht 
warum das so ist. Wahrscheinlich gibt es eine logische Erklärung, nur 
komme ich nicht darauf.

Vielen Dank.

[Joe F. (easylife)]

Die Clockeingänge reagieren nur auf steigende Flanken.
Mit welchem Abstand zur steigenden Flanke die fallende Flanke liegt ist 
egal.
Dieses Bauteil produziert offenbar nur kurze low-spikes auf Carry und 
Borrow -> s. Datenblatt (typ. 75..275 ns, und das ist größer als die 
jeweilige "Minimum Clock Pulse Width").

[Jörg R. (solar77)]

Joe F. schrieb:
> Dieses Bauteil produziert offenbar nur kurze low-spikes auf Carry und
> Borrow -> s. Datenblatt (typ. 75..275 ns, und das ist größer als die
> jeweilige "Minimum Clock Pulse Width").

Hallo Joe,

vielen Dank für die Antwort. Genau solche kurzen low-spike messe ich.

[H. E. (hobby_elektroniker)]

Joe F. schrieb:
> Die Clockeingänge reagieren nur auf steigende Flanken.
> Mit welchem Abstand zur steigenden Flanke die fallende Flanke liegt ist
> egal.
> Dieses Bauteil produziert offenbar nur kurze low-spikes auf Carry und
> Borrow -> s. Datenblatt (typ. 75..275 ns, und das ist größer als die
> jeweilige "Minimum Clock Pulse Width").

Da das ja jetzt eindeutig von euch beiden erkannt und gemessen wurde, 
wäre nur noch die Fragen offen, welche Intention dahinter steckt.

Das würde mich nämlich auch sehr interessieren. Insbesondere, ob das 
jetzt einfach nur "historisch gewachsen" ist oder ob ein weiterer 
beabsichtigter Funktionsnutzen dahinter steckt.

Vielleicht gibt es auch einen verborgenen Grund, der genau das Verhalten 
erforderlich gemacht hat aber nicht dokumentiert ist.

[Joe F. (easylife)]

H. E. schrieb:
> oder ob ein weiterer
> beabsichtigter Funktionsnutzen dahinter steckt

Dieses Verhalten hat mehrere Vorteile.
Man kann sowohl Bauteile anschließen, die auf steigende Fallen 
reagieren, und auch welche, die auf fallende Flanken reagieren, da 
jeweils beide Flanken geliefert werden.

Auch Bauteile, die nicht auf Flanken, sondern auf High- oder Low-Level 
reagieren könnten recht unproblematisch (evtl. mit einem Inverter) 
angeschlossen werden.

Problematisch wäre eher, wenn Carry und Borrow ihren Level synchron zur 
Clock ändern würden. Wenn man genau am Zählerüberlauf rauf- und 
runterzählt würden sich Carry und Borrow jeweils gleichzeitig ändern. 
Damit hätten nicht-flankengetriggerte Bauteile ein Problem.
Mit den "Spikes" passiert das nicht. Es gibt jeweils nur auf Carry 
oder Borrow ein Signal.

[H. E. (hobby_elektroniker)]

Hallo Joe F.,

danke für die sachliche Erläuterung. Das klingt sehr plausibel, logisch 
sowie sinnvoll.

Fallen dir außerdem noch weitere Gründe ein, warum das so sein könnte 
und welchen Nutzen man noch daraus ziehen könnte? Gerne auch etwas 
'übertrieben'.

Viele Grüße
Hobby Elektroniker

[Joe F. (easylife)]

Nein.