VHDL Grundlagen Binaer to BCD

[chris (Gast)]

Es soll eine 10bit Binärzahl in eine 4 Stellen BCD gewandelt.

Weil ich LUTs sparen will und FPGAs so schnell sind, hier mal ein Etwas 
anderer Ansatz: Einfach BCD-Counter schnell bis zum gewünschten 
Anzeigewert hochzählen ( wie beim alten Autotacho ).
Was haltet Ihr von der Version unter VHDL-Gesichtspunkten?

LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.numeric_std.all;

entity bin2bcd is
  port(
    sysClk: in std_logic;
    data: in std_logic_vector ( 9 downto 0 );
    start: in std_logic;

    digit0: out std_logic_vector ( 3 downto 0 );
    digit1: out std_logic_vector ( 3 downto 0 );
    digit2: out std_logic_vector ( 3 downto 0 );    
    digit3Bit: out std_logic; 
    
    ready: out std_logic:='0'
  );
end entity bin2bcd;

architecture rtl of bin2bcd is
  signal counter: integer range 0 to 1023:=0;
  signal dig0: integer range 0 to 9:=0;
  signal dig1: integer range 0 to 9:=0;
  signal dig2: integer range 0 to 9:=0;
  signal dig3Bit: std_logic := '0';
begin
  process begin
    wait until rising_edge(sysClk);
    if(start='1') then  
      counter<=to_integer(unsigned(data));
      digit0 <= x"0";
      digit1 <= x"0";
      digit2 <= x"0";
      digit3Bit<='0';      
    else
      if(counter>0) then
        ready<='0';
        -- digit 0 --
        if(dig0<9) then
          dig0<=dig0+1;
        else
          dig0<=0;
          -- digit 1 --
          if(dig1<9)then
            dig1<=dig1+1;
          else
            dig1<=0;
            
            -- digit 2 + digit3Bit---
            if(dig2<9)then
              dig2<=dig2+1;
            else
              dig2<=0;
              dig3Bit<='1';
            end if;
          end if;
          
        end if;
        
        counter<=counter-1;
        
      else
        ready<='1';  
        digit0 <= std_logic_vector(to_unsigned(dig0,4));
        digit1 <= std_logic_vector(to_unsigned(dig1,4));
        digit2 <= std_logic_vector(to_unsigned(dig2,4));
        digit3Bit <= dig3Bit;
        
      end if;
    end if;
  end process;
  
  
end architecture;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

chris schrieb:
> Was haltet Ihr von der Version unter VHDL-Gesichtspunkten?
Was sagt die Simulation? Besonders, wenn du nicht nur 1 Zahl, sondern 
irgendwann mal eine 2. oder 3. Zahl wandeln willst...
Als Tipp: wo werden dig0..2 denn mal zurückgesetzt?

BTW: ich möchte bezweifeln, dass dieser Ansatz effizienter implementiert 
wird als das alte Shift-Add6-Verfahren.
http://www.lothar-miller.de/s9y/archives/34-Vektor-nach-BCD.html
Auf jeden Fall ist die Laufzeit duchschnittlich länger und nicht 
deterministisch. Das ist unschön.

[chris (Gast)]

>Was sagt die Simulation? Besonders, wenn du nicht nur 1 Zahl, sondern
>irgendwann mal eine 2. oder 3. Zahl wandeln willst...
>Als Tipp: wo werden dig0..2 denn mal zurückgesetzt?

Eigentlich sollen dig0..2 mit dem Startpuls zurückgesetzt werden:

if(start='1') then  
  counter<=to_integer(unsigned(data));
  digit0 <= x"0";
  digit1 <= x"0";
  digit2 <= x"0";
  digit3Bit<='0';      
else

In der Simulation und in der Praxis läuft es auch beim ersten Mal 
korrekt. In der Praxis läuft der gewandelte Wert aber in den 
Folgedurchläufen hoch ....

Im Moment zeigt der Compiler dieses Ergebnis:
################### Begin Area Report (bin2bcd)######################
Number of register bits => 36 of 7209 (0 % )
CCU2D => 6
FD1P3AX => 11
FD1P3IX => 25
GSR => 1
IB => 12
LUT4 => 37
OB => 14

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

chris schrieb:
> Eigentlich sollen dig0..2 mit dem Startpuls zurückgesetzt werden:...
Dann musst du das auch hinschreiben: dig0 ist nicht gleich digit0.

> In der Simulation und in der Praxis läuft es auch beim ersten Mal
> korrekt. In der Praxis läuft der gewandelte Wert aber in den
> Folgedurchläufen hoch ....
War zu erwarten. Das tut er auch in der Simulation...

[chris (Gast)]

>Dann musst du das auch hinschreiben: dig0 ist nicht gleich digit0.

Ich habe vermutlich zu lange hingeschaut und es nicht mehr gesehen.
Du hast völlig recht, das war ein Fehler. Wenn man es ändert, 
funktioniert es korrekt.

[Jürgen S. (engineer)]

Bei der Breite lohnt sich eigentlich noch eine Tabelle samt 
Entscheidungsbaum für die Hunderter und jeweils Einer-/Zehnerstellen in 
Form von Logik. Die purzelt aufgrund des binären Eingangsvektors und der 
begrenzten Zahl der LED-Segmente, die damit meist angesteuert werden, 
gewaltig zusammen.

[chris (Gast)]

Wahrscheinlich ist das dann äquivalent mit dieser Lösung:
Beitrag "Re: 1 Byte in dual 7 Segment Anzeige übersetzen"

[Jürgen S. (engineer)]

Stimmt, da scheint einer dasselbe Problem zu haben. Vermutlich wieder 
eine VHDL-Hausarbeit.