Gast
#5340593
Hat von euch schon jemand mal mit einem FPGA einen eigenen Logikanalysator gebaut? Welche Erfahrung habt ihr gemacht? Ist so was schwierig zu realisieren?
logichud schrieb: > Hat von euch schon jemand mal mit einem FPGA einen eigenen > Logikanalysator gebaut? Ich mach da "spezielle" Analysatoren rein, die bestimmte Protokolle auf bestimmte Art analysieren. > Welche Erfahrung habt ihr gemacht? Wertvolle Erfahrungen. Oder wie ist die Frage gemeint? > Ist so was schwierig zu realisieren? Wieviel Erfahrung hast du im Design der nötigen Hardware und derzugehörigen Software? Hast du dir die entsprechenden offenen Projekte schon mal angeschaut? Z.B. https://www.sump.org/projects/analyzer/ Für sowas brauchen dann viele Ingenieure viele Jahre: https://de.tek.com/logic-analyzer/tla7000
Gast
#5340615
Kommt drauf an, was der LA können soll. Wenn es nur um synchrone Messungen LVCMOS-konformer Signale und einfache Triggerbedingungen geht, wird sich der Aufwand in Grenzen halten. Aber bei 1GHz Samplingrate, asynchroner Aufzeichnung, konfigurierbaren Logikleveln, Eyefinder, Ringbuffer mit vielen Megasamples, programmierbaren mehrstufigen Triggerbedingungen, Protokollanalyse und solchen Späßen wird das eher ein Lebenswerk. Nicht ohne Grund kosten solche LAs so viel wie ein Mittelklassewagen.
Gast
#5340679
Der Xilinx ILA ist ja quasi ein einfacher fertiger Logikanalysator zum Reinwerfen. Wie sind denn die Anforderungen?
Gast
#5340693
Guckst Du hier: (z.B.) Beitrag "Sammelbestellung: MiniLA Version MockUp" sadfgget
Gast
#5340705
logichud schrieb: > Hat von euch schon jemand mal mit einem FPGA einen eigenen > Logikanalysator gebaut? Welche Erfahrung habt ihr gemacht? Ist so was > schwierig zu realisieren? Messgeräte/Debugger sind immer mühsam zu bauen, denn du willst ab einem gewissen Zeitpunkt definitiv nicht deinen Debugger debuggen müssen :-) Wenn allerdings dein oder ein anderes Framework sich Vertrauen erarbeitet hat, macht der Eigenbau eines Protokollanalyzers schon was wett oder ist sogar unabdingbar, z.b. wenn das Timing präzise sein muss. Du musst dich halt intensiv mit deinem bevorzugten Interface beschäftigen. Den ersten Versuch habe ich damals mit dem FX2 mit dem Gnu-Radio-Code (usrp) angeschmissen, da gibt es div. Plattformen zum Lernen (EFM01, Nexys und ev. Nachfolger), inzwischen düdeln die Daten über Ethernet/UDP/RTP, das ist dann allerdings deutlich komplexer geworden. Guck dich doch sonst mal beim Sump-Projekt um.
Gast
#5340708
logichud schrieb: > Ist so was schwierig zu realisieren? Du kannst Dir ja mal das Openbench Logic Sniffer Projekt ansehen. (http://dangerousprototypes.com/docs/Open_Bench_Logic_Sniffer) Ist zwar schon älter (Spartan3E) aber grundsätzlich hat sich da wenig geändert.
Gast
#5340720
sadfgget schrieb: > Guckst Du hier: (z.B.) > Beitrag "Sammelbestellung: MiniLA Version MockUp" > sadfgget Leider wird das eigentlich sehr gute Projekt nicht mehr gepflegt, so gibt es z.B. keine Software für Linux oder Mac und die Macher von sigrok.org haben zwar damals versprochen, ihre Software auch an den MiniLA anzupassen, das aber nie umgesetzt. Für das Geld bekam man damals einen sehr guten LA mit 32 Kanälen und 100 MHz.
bingo schrieb: > sadfgget schrieb: >> Guckst Du hier: (z.B.) >> Beitrag "Sammelbestellung: MiniLA Version MockUp" >> sadfgget > > Leider wird das eigentlich sehr gute Projekt nicht mehr gepflegt, so > gibt es z.B. keine Software für Linux oder Mac und die Macher von > sigrok.org haben zwar damals versprochen, ihre Software auch an den > MiniLA anzupassen, das aber nie umgesetzt. > > Für das Geld bekam man damals einen sehr guten LA mit 32 Kanälen und 100 > MHz. Ich habe auch so ein Teil, unter W7 wunderbar, leider nix mit Linux (mit Wine ständig Abbrüche). Wer mehr wissen will: https://www.mikrocontroller.net/articles/Minila_Version_MockUp