Umstieg Xilinx auf Altera/Intel -> kein wait for, wie testbench?

Thomas schrieb:
> Alteras Software unterstützt anscheinend kein "wait for xx ns".
Kein Synthesizer unterstützt "wait for". Aber jeder aktuelle kann 
"wait until".

Und jeder Simulator kann beides.

> Dies habe ich schon durch Suchen herausgefunden.
Wonach hast du denn da gesucht?

> Hat jemand ein einfaches Beispiel (braucht ja nur 4-5 Zeilen sein).
Drehen wir den Spieß doch einfach um: wie sieht denn die Zeile genau 
aus, die da Probleme macht? An welcher Stelle steht die Zeile? Und 
welche Probleme in Form welcher Meldung macht die Zeile? Und wann 
passiert der Fehler?

Donni D. schrieb:
> dann geht sich ‚all‘ in der sensitivity list und du musst nicht alles
> reinschreiben.
Mein Tipp: verwende das "all" nicht, sondern schreibe explizit jedes 
Signal in die Sensitvliste und sieh dir die daraus resultierenden 
Warnungen genau an und denk drüber nach. So mancher Anfänger hat dadurch 
einen (Denk-)Fehler in seinem Design gefunden...

Thomas schrieb:
> Für einen clk bietet sich alternativ die Variante an
>   clock : process (clk_i) begin
>   clk_i <= not clk_i  after 20 ns;
>   end process clock;
Ähem, das war jetzt aber nicht ernst gemeint, oder? Dann müsstest du 
nämlich nochmal grundlegend darüber nachdenken und begründen, ob da 
ein Unterschied und falls ja, welcher zwischen diesen beiden Ansätzen 
ist:

1

-- Ansatz 1

2

   clock : process (clk_i) begin

3

      clk_i <= not clk_i  after 20 ns;  

4

   end process clock;

5

6

-- Ansatz 2

7

   clk_i <= not clk_i  after 20 ns;

Ich sehe bei Ansatz 1 als einzigen Unterschied die vermehrte 
Schreibarbeit.

Andreas S. schrieb:
> Ich sehe bei Ansatz 1 als einzigen Unterschied die vermehrte
> Schreibarbeit.

Der Unterschied besteht in der Möglichkeit des Compilers, die Anweisung 
nur auszuführen, wenn ein Ereignis in der Sens-Liste erfüllt ist (denn 
genau dafür ist die da). Das geht wieder in Richtung der gestern schon 
diskutierten Optimierung der Beschreibung für effiziente Simulation.
In diesem Fall allerdings glaube Ich, dass die inzwischen verfügbaren 
Opimierungen der Übersetzung der Sim dafür sorgen, dass Gleiches bei 
rauskommt.

In anderen Fällen ist das aber anders. Daher empfiehlt es sich 
eigentlich immer, Processes zu schreiben und die Aktivitäten 
ausdrücklich zu kapseln.

Beitrag "VHDL Code Ausserhalb clk-process"


Ich biete übrigens noch den:

-- Ansatz 3
   clk_i <= '0';
   wait for 10ns; -- kein Leerzeichen vor den "ns"
   clk_i <= '1';
   wait for 20 ns; -- mit Leerzeichen vor den "ns"
   clk_i <= '0';
   wait for 10 ns;

Jürgen S. schrieb:
> Der Unterschied besteht in der Möglichkeit des Compilers, die Anweisung
> nur auszuführen, wenn ein Ereignis in der Sens-Liste erfüllt ist (denn
> genau dafür ist die da).
Der Simulator erzeugt für nebenläufige Anweisungen sowieso seine 
"interne" Sensitivliste. Deshalb ist zwischen den beiden Varianten 
abgesehen von der schlechteren Übersichtlichkeit und der potentiellen 
Verwirrung, wann denn beim Prozess mit dem "after" die Sensitivliste 
jetzt "triggert", kein Unterschied zwischen den beiden Varianten.

Jürgen S. schrieb:
> Daher empfiehlt es sich eigentlich immer, Processes zu schreiben und die
> Aktivitäten ausdrücklich zu kapseln.
Ich versuche (wo möglich, weil z.B. keine Variablen nötig sind) Logik 
nebenläufig zu beschreiben.

Lothar M. schrieb:
> Der Simulator erzeugt für nebenläufige Anweisungen sowieso seine
> "interne" Sensitivliste.

Die Frage ist, nach welcher Maßgabe. Ohne eine ausdrückliche 
Einschränkung derselben durch den Designer, welche sich ja an Funktion 
und Notwendigkeit orientiert, muss für eine korrekte Simulation eine 
Liste über alle Signale erzeugt werden, weil der Simulator vor der 
Simulation nicht "weiß" wann sich zu welchen Zeitpunkten welches Signal 
ändern wird oder nicht ändert und welche Vereinfachungen sich darauf 
ergeben könnten.

Es gibt zu diesen Betrachtungen ein gutes Buch:

"abstrakte Modellierung von Schaltungen" von ten Hagen.

Jürgen S. schrieb:
> muss für eine korrekte Simulation eine Liste über alle Signale erzeugt
> werden
Das ist für eine nebenläufige Zuweisung ja auch durchaus sinvoll, denn 
ein entsprechender funktionsgleicher Prozess müsste ja auch alle Signale 
in der Sensitivliste haben.

> Ohne eine ausdrückliche Einschränkung derselben durch den Designer
Eine Einschränkung der Sensitivliste durch den Designer ist bestenfalls 
für eine Testbench "sinnvoll". Und genau dann empfiehlt es sich, diesen 
Trick aber auch extra und ausdrücklich zu vermerken.
Der Synthesizer wird auch "von sich aus" alle fehlenden Signale in die 
Sensitivliste "aufnehmen" und dann bestenfalls eine Warnung oder auch 
nur eine Info zur nicht mehr passenden Simulation ausgeben...

Altera gibt's doch gar nicht mehr. Das einzige was da noch auf Altera 
hindeutet ist der Anfangsbuchstabe von "An Intel FPGA":
https://www.altera.com/