mikrocontroller.net

Forum: Platinen Wofür so viele Vias?


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Eloy McFarlane (Gast)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Hi,

ich schaue mir hier gerade ein Layout von einem (mutmaßlichen) Profi an. 
Die Platine ist zweiseitig und hat oben und unten eine Ground-Plane. Wie 
das bei komplexeren Layouts so ist, entstehen zwischen den Leiterbahnen 
Inseln, in denen die Groundplane nicht erzeugt wird, weil dort keine 
GND-Verbindung hinführt.

Also sind an diesen Stellen Vias gesetzt worden, um das GND von der 
anderen Seite an diese Stelle zu führen und dort ebenfalls eine größere, 
geschlossene GND-Fläche zu ermöglichen.

Meine Frage: elektrisch würde es ja genügen, ein einzelnes Via zu 
setzen. Tatsächlich sind in diesem Layout die so erzeugten GND-Fläschen 
mit Vias nur so gespickt, scheinbar sitzt in jeder Ecke so einer Fläche 
ein Via. Welchen Sinn hat das?


Danke!

Autor: Marco K. (fuerst-rene)
Datum:

Bewertung
6 lesenswert
nicht lesenswert
Es geht darum sämtlichen Strömen die Probleme machen könnten (EMV) einen 
einfachen weg zu ermöglichen.
oder anders es geht darum die Impendanz sehr klein zu halten.

Autor: Falk B. (falk)
Datum:

Bewertung
2 lesenswert
nicht lesenswert
@Eloy McFarlane (Gast)

>Meine Frage: elektrisch würde es ja genügen, ein einzelnes Via zu
>setzen.

Bei Gleichstrom. Bei Hochfrequenz (HF) sieht das anders aus.

>Tatsächlich sind in diesem Layout die so erzeugten GND-Fläschen
>mit Vias nur so gespickt,

Naja, das ist das andere Extrem, weil man glaubt, damit die HF-Götter 
besänftigen zu können ;-)

Ob das REAL wirklich immer nötig ist, würde ich mal bezweifeln.

Autor: Guest (Gast)
Datum:

Bewertung
5 lesenswert
nicht lesenswert
Verringerung der Impedanz, Verringerung des Wärmewiderstandes

Autor: Chris K. (Gast)
Datum:

Bewertung
7 lesenswert
nicht lesenswert
Jedes Via ist eine Induktivität. Durch das setzten mehrerer Vias 
reduziert man also den induktiven Anteil in der Verbindung der Ground 
Planes.

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
3 lesenswert
nicht lesenswert

Autor: Name: (Gast)
Datum:

Bewertung
2 lesenswert
nicht lesenswert
Falk B. schrieb:
> Ob das REAL wirklich immer nötig ist, würde ich mal bezweifeln.

Bei einem Layout mit 7805+ATTINY gibts keinen Grund für sowas, soweit 
stimmt das.

Bei einem PC-Mainboard oder HF-Layout würde ich mir gut überlegen, ob 
man da an der richtigen Stelle spart.

Es gibt aber schon Gründe abseits der HF:
Viele Bauteile mit Heatpad brauchen das ebenfall. Wie soll man sonst die 
Wärme wegbekommen?

Autor: Patrick C. (pcrom)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Falk B. schrieb:
>>Meine Frage: elektrisch würde es ja genügen, ein einzelnes Via zu
>>setzen.
>
> Bei Gleichstrom. Bei Hochfrequenz (HF) sieht das anders aus.

Voellig einverstanden
@Eloy : Rechne damit, das jede Platine HF (Hochfrequenz) signalen hat. 
So enthalten digitale signalen oft viele hohe frequenzen. Je steiler die 
Flanke, desto hoeher die Frequenz.

Autor: Falk B. (falk)
Datum:

Bewertung
-3 lesenswert
nicht lesenswert
@ Name: (Gast)

>> Ob das REAL wirklich immer nötig ist, würde ich mal bezweifeln.

>Bei einem Layout mit 7805+ATTINY gibts keinen Grund für sowas, soweit
>stimmt das.

>Bei einem PC-Mainboard oder HF-Layout würde ich mir gut überlegen, ob
>man da an der richtigen Stelle spart.

Es mag Fälle geben, wo das nötig oder zumindest empfehlenswert ist. Aber 
ich behaupte mal, daß der Großteil der Platinen, die das (exzessiv) 
nutzen das nicht nötig hat. Es ist nur die Paranoia, Angst und 
ungesundes Halbwissen.

>Viele Bauteile mit Heatpad brauchen das ebenfall. Wie soll man sonst die
>Wärme wegbekommen?

Aber nicht bei freien Masseflächenfetzen!

Autor: TestX (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei HF oder Power Layouts macht man das teilweise 
prophylaktisch...soviele werden effektiv nicht benötigt aber die 
Entwicklung geht schneller und man spart sich zusätzliche EMV 
Tests/Simulationen.

Autor: HildeK (Gast)
Datum:

Bewertung
6 lesenswert
nicht lesenswert
Falk B. schrieb:
> Es mag Fälle geben, wo das nötig oder zumindest empfehlenswert ist. Aber
> ich behaupte mal, daß der Großteil der Platinen, die das (exzessiv)
> nutzen das nicht nötig hat. Es ist nur die Paranoia, Angst und
> ungesundes Halbwissen.

Korrekt, aber lieber zu viele Vias als zu wenig. Die funktionalen Gründe 
für mehrere Vias wurden ja aufgezählt.
Als "Paranoia, Angst und ungesundes Halbwissen" würde ich es nicht 
bezeichnen, eher "damit bin ich ohne komplizierte Rechnung auf der 
sicheren Seite". Eine Rechnung, die ich vielleicht gar nicht brauchbar 
genug durchführen kann.
Irgendwann kommen dann die Kosten für die Vias zum Zuge ...

Autor: Eloy McFarlane (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
OK, Danke für die Erleuchtung!

Autor: Falk B. (falk)
Datum:

Bewertung
-8 lesenswert
nicht lesenswert
@ HildeK (Gast)

>> Es mag Fälle geben, wo das nötig oder zumindest empfehlenswert ist. Aber
>> ich behaupte mal, daß der Großteil der Platinen, die das (exzessiv)
>> nutzen das nicht nötig hat. Es ist nur die Paranoia, Angst und
>> ungesundes Halbwissen.

>Korrekt, aber lieber zu viele Vias als zu wenig.

Nö, denn das ufert regelmäßig aus! Angst ist kein guter Ratgeber! Man 
sollte immer ein gesundes Augenmaß und Risikobewußtsein anstreben. 
Vollkaskodenken und "viel hilft viel" sind nicht mein Ding.

>Als "Paranoia, Angst und ungesundes Halbwissen" würde ich es nicht
>bezeichnen, eher "damit bin ich ohne komplizierte Rechnung auf der
>sicheren Seite".

Auch das ist oft falsch, denn die wahren Probleme liegen woanders.

Autor: Christian B. (luckyfu)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
Man kann das machen, ich hab auch einen Kollegen, der mit Freude die Via 
Stiching Funktion des Altium nutzt und alle freien Flächen mit Vias 
zuknallt.
Vollkommen unnötig, im gegenteil: Wir haben immer wieder 
Fertigungsprobleme, da der Lötstopplack durch die Vielen Vias nicht die 
geforderte Höhe erreicht und wir für diese Fertigungslose dann 
Sonderfreigaben machen müssen. Da er allerdings recht Beratungsresitent 
ist, lass ich Ihn machen. Jeder hat halt seinen Spleen.

p.s.: Die Zeiten, in denen jedes Loch einem Betrag X Gegenüberstand sind 
vorbei. Platinen kosten heute mit einer Durchkontaktierung genausoviel 
wie mit 1000. Ob man es dennoch so ausufern lassen muss, ist die zweite 
Frage

Autor: Name: (Gast)
Datum:

Bewertung
6 lesenswert
nicht lesenswert
Falk B. schrieb:
> Nö, denn das ufert regelmäßig aus! Angst ist kein guter Ratgeber! Man
> sollte immer ein gesundes Augenmaß und Risikobewußtsein anstreben.
> Vollkaskodenken und "viel hilft viel" sind nicht mein Ding.

Die Vias kosten nichts.

Im Übrigen geht das konform mit diversen Layout-Guidelines, und es ist 
nicht unbedingt das Schlechteste, sich daran zu halten.

Mein Chef würde rot anlaufen, wenn ich einen EMV-Test versaue, weil 
jemand aus dem Form aus einem Gefühl heraus empfohlen hat, sämtliche 
üblichen Guidelines zu misachten ;-)

Aber wie schon gesagt, es kommt auf die Platine an. Beim 4-Layer 
IO-Board mit STM32 muss man nicht sämtliche Flächen zu 100% zunähen.
Bei HDMI sieht das anders aus, wenn da ein flatternder 
Masseflächenfetzen daneben ist, kann das schon das Aus für die 
Abstrahlung bedeuten.

wie immer ist halt ein wenig gesunder Menschenverstand nötig, und 
Pauschale Urteile une Empfehlungen sind Merkmale schlechter Entwickler.

Autor: Falk B. (falk)
Datum:

Bewertung
-6 lesenswert
nicht lesenswert
@Name: (Gast)

>> Nö, denn das ufert regelmäßig aus! Angst ist kein guter Ratgeber! Man
>> sollte immer ein gesundes Augenmaß und Risikobewußtsein anstreben.
>> Vollkaskodenken und "viel hilft viel" sind nicht mein Ding.

>Die Vias kosten nichts.

Stimmt nicht, schon gar nicht in der Massenproduktion. Außerdedem gibt 
es dann ggf. sekundäre Probleme, siehe den Beitrag von luckyfu

Beitrag "Re: Wofür so viele Vias?"

>Im Übrigen geht das konform mit diversen Layout-Guidelines, und es ist
>nicht unbedingt das Schlechteste, sich daran zu halten.

Bla!

>Mein Chef würde rot anlaufen, wenn ich einen EMV-Test versaue, weil
>jemand aus dem Form aus einem Gefühl heraus empfohlen hat, sämtliche
>üblichen Guidelines zu misachten ;-)

Davon redet keiner! Sondern von hirnlosem Befolgen zweifelhafter, 
dogmatischer Vorgaben!

>Aber wie schon gesagt, es kommt auf die Platine an. Beim 4-Layer
>IO-Board mit STM32 muss man nicht sämtliche Flächen zu 100% zunähen.
>Bei HDMI sieht das anders aus, wenn da ein flatternder
>Masseflächenfetzen daneben ist, kann das schon das Aus für die
>Abstrahlung bedeuten.

Jaja, die liebe Paranoia.

>wie immer ist halt ein wenig gesunder Menschenverstand nötig, und
>Pauschale Urteile une Empfehlungen sind Merkmale schlechter Entwickler.

EBEN! Und da darf man auch mal zu der Erkenntnis kommen, daß es nicht 
tonnenweise VIAs sein müssen!

Autor: Falk B. (falk)
Datum:

Bewertung
-6 lesenswert
nicht lesenswert
@Christian B. (luckyfu)

>Man kann das machen, ich hab auch einen Kollegen, der mit Freude die Via
>Stiching Funktion des Altium nutzt und alle freien Flächen mit Vias
>zuknallt.

Solche Funktionen machen den Mißbrauch noch einfacher.

>Vollkommen unnötig, im gegenteil: Wir haben immer wieder
>Fertigungsprobleme, da der Lötstopplack durch die Vielen Vias nicht die
>geforderte Höhe erreicht und wir für diese Fertigungslose dann
>Sonderfreigaben machen müssen. Da er allerdings recht Beratungsresitent
>ist, lass ich Ihn machen. Jeder hat halt seinen Spleen.

Als Verantwortlicher hätte ich spätestes an der Stelle die rote Karte 
gezogen!

>p.s.: Die Zeiten, in denen jedes Loch einem Betrag X Gegenüberstand sind
>vorbei. Platinen kosten heute mit einer Durchkontaktierung genausoviel
>wie mit 1000.

Das wage ich zu bezweifen. 1000 Bohrungen kosten ordentlich 
Maschinenzeit und auch Bohrerverschleiß. Selbst wenn dir das eine Firma 
nicht EXPLIZIT berechnet, so wird man es in die Kalkulation einfließen 
lassen. Bei PCB-Pool & Co bezahlst du das als Pauschale.

> Ob man es dennoch so ausufern lassen muss, ist die zweite
>Frage

EBEN!

Autor: R. H. (lymo)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Christian B. schrieb:
> p.s.: Die Zeiten, in denen jedes Loch einem Betrag X Gegenüberstand sind
> vorbei. Platinen kosten heute mit einer Durchkontaktierung genausoviel
> wie mit 1000. Ob man es dennoch so ausufern lassen muss, ist die zweite
> Frage

Das ist Quatsch ... Jedes Via erhöht die Maschinenlaufzeit und den 
Werkzeugverschleiß beim Prozessschritt Bohren. Jeder Hersteller lässt 
sich das bezahlen, außer die Hersteller, die auf eine zukünftige 
Insolvenz hinarbeiten. Wieso sollte dir jemand 999Bohrungen schenken?

: Bearbeitet durch User
Autor: Helmut (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
In meinem letzten HF-Layout waren 15000 Vias.
Leider weiß ich nicht ob das die Kosten beeinflusst hat.

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
2 lesenswert
nicht lesenswert
R. H. schrieb:
> Christian B. schrieb:
>> p.s.: Die Zeiten, in denen jedes Loch einem Betrag X Gegenüberstand sind
>> vorbei. Platinen kosten heute mit einer Durchkontaktierung genausoviel
>> wie mit 1000. Ob man es dennoch so ausufern lassen muss, ist die zweite
>> Frage
>
> Das ist Quatsch ... Jedes Via erhöht die Maschinenlaufzeit und den
> Werkzeugverschleiß beim Prozessschritt Bohren. Jeder Hersteller lässt
> sich das bezahlen, außer die Hersteller, die auf eine zukünftige
> Insolvenz hinarbeiten. Wieso sollte dir jemand 999Bohrungen schenken?

Nix Quatsch,so wird immer häufiger kalkuliert, Vias sind inklusive, 
kalkuliert wird vereinfacht über Fläche und Lagen. Kleine Vias werden 
auch nicht gebohrt sondern gelasert. Bei den Vias interessiert halt nur 
noch die Technologie (blind,buried,plugged vias) aber nicht die Anzahl.

https://www.multi-circuit-boards.eu/preise/leiterplatten.html
https://de.beta-layout.com/leiterplatten/preisanfrage/

Autor: Wühlhase (Gast)
Datum:

Bewertung
-1 lesenswert
nicht lesenswert
C. A. Rotwang schrieb:
> R. H. schrieb:
>> Das ist Quatsch ... Jedes Via erhöht die Maschinenlaufzeit und den
>> Werkzeugverschleiß beim Prozessschritt Bohren. Jeder Hersteller lässt
>> sich das bezahlen, außer die Hersteller, die auf eine zukünftige
>> Insolvenz hinarbeiten. Wieso sollte dir jemand 999Bohrungen schenken?
>
> Nix Quatsch,so wird immer häufiger kalkuliert, Vias sind inklusive,
> kalkuliert wird vereinfacht über Fläche und Lagen. Kleine Vias werden
> auch nicht gebohrt sondern gelasert. Bei den Vias interessiert halt nur
> noch die Technologie (blind,buried,plugged vias) aber nicht die Anzahl.
Ist das nicht reichlich layoutabhängig? Sicher, bei nur 100 Platinen 
kalkuliert das keiner nach, Pauschalpreis und fertig, wenn man 
allerdings in die Stückzahlregionen vordringt wo statt eines 
Pauschalpreises steht "Bitte fordern Sie von uns ein individuelles 
Angebot an" wird man da sicherlich drauf schauen. Auch Vias zu lasern 
kostet. Weniger Verschleiß, dafür jedoch Maschinenzeit. Bei 10.000 
Platinen und mehr glaub ich nicht daß man da unbegrenzt Vias reindengeln 
kann ohne daß es sich auf die Preise auswirkt.

Autor: Ralph B. (rberres)
Datum:

Bewertung
2 lesenswert
nicht lesenswert
Falk B. schrieb:
> Naja, das ist das andere Extrem, weil man glaubt, damit die HF-Götter
> besänftigen zu können ;-)
>
> Ob das REAL wirklich immer nötig ist, würde ich mal bezweifeln.

Hast du schon mal Leiterplatten mit Coplanarleitungen welche sich im 
Gigahertzbereich bewegen designt?

Hast du dir mal überlegt wie Masseflächen die nicht HF-Mäßig wirklich 
kalt sind, verhalten, wenn direkt daneben eine HF-führende Leitung 
entlang läuft?

Wobei HF auch Rechteckimpulse mit niedriger Folgefrequenz aber hoher 
Flankensteilheit zählen.

Nicht umsonst sind direkt neben einer Coplanar-Leitung alle 5mm ein Via.
Nicht umsonst sind bei den Gainblocks direkt 5 oder 6 Vias an jeden 
Massepin.

Die vielen Vias auf den Masseflächen unterhalb der HF Ics dienen in 
erster Linie um eine HF-kalte Masse zu erzeugen, in Ausnahmefällen auch 
der Kühlung.

Ralph Berres

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
3 lesenswert
nicht lesenswert
Wühlhase schrieb:

> kostet. Weniger Verschleiß, dafür jedoch Maschinenzeit. Bei 10.000
> Platinen und mehr glaub ich nicht daß man da unbegrenzt Vias reindengeln
> kann ohne daß es sich auf die Preise auswirkt.

Naja, manche haben den Blick auf die Gesamtkosten und behaupten das mehr 
Vias das Design sogar verbilligen könnten da man sich die teurenen 
Ingenieursstunden spart das Ganze EMV-störfest zu machen, weil man mit 
der Via-Reduktion an der falschen Stelle gespart.

Automotive legt besonders Wert auf billige Elektronik, aber wenn man da 
ein cost-reduction Variante macht, heisst es nie "Spare an Vias und 
Bohrungen", sondern Machs klein, robust, wenige lagen, altbackenen 
Technologie, passive Kühlung, etc..

Und da war mal hier im Forum die Diskussion um Locherasterplatinen, die 
eigentlich auch teuer sein müssten falls jedes Loch teuer zählt:

Beitrag "Wie werden Lochrasterplatinen industriell hergestellt?"

Autor: Wühlhase (Gast)
Datum:

Bewertung
-1 lesenswert
nicht lesenswert
C. A. Rotwang schrieb:
> Naja, manche haben den Blick auf die Gesamtkosten und behaupten das mehr
> Vias das Design sogar verbilligen könnten da man sich die teurenen
> Ingenieursstunden spart das Ganze EMV-störfest zu machen, weil man mit
> der Via-Reduktion an der falschen Stelle gespart.
Nun, in diesem Fall bin ich durchaus geneigt Falk beizupflichten: In 
diesem Fall würde ich auch erst einmal davon ausgehen daß jemand nicht 
wußte was er tat und mehr von Angst denn von Wissen getrieben 
wurde-einfach aufgrund von statistischer Verteilung. Ausnahmen natürlich 
vorbehalten. Je außergewöhnlicher und aufwändiger die Maßnahme, desto 
seltener wird sie notwendig sein. Allzumal Platinenlayouts 
erfahrungsgemäß viel Halbwissen und Esoterik unterwegs sind. Einiges ist 
auch in der Theorie zwar nicht falsch, praktisch aber unbedeutend.

Beispiel zu den Vias: die Impedanz von Vias ist im Zusammenhang mit der 
Anbindung von Entkoppelkondensatoren in der Fachliteratur vielfach 
beschrieben. Nicht nur mit Berechnungen, sondern auch mit Messungen 
unterfüttert (z.B. Ritchey, Right the first time oder Franz, 
EMV-störsicherer Aufbau elektronischer Schaltungen und ich bin mir 
sicher, Johnson schreibt ähnliches, den nehme ich mir aber noch vor).

Das Ergebnis allgemein ist: Mehr Vias parallel verringern die Impedanz, 
wobei der Zugewinn geringer wird, je mehr Vias bereits vorhanden sind. 
Ist ja klar-bei 100 parallelen Impedanzen von gleichem Wert ändert die 
101. kaum noch etwas an der Gesamtimpedanz.

Bei den erwähnten Via-Untersuchungen kam dann raus, daß zwei Vias an 
einem Kondensatorpad sehr viel bringen, vier Vias aber dagegen so wenig 
daß es sich nicht mehr lohnt.

Wenn viele Vias Ing-Stunden sparen ist das nicht viel wert, wenn man 
sich dann später beim routen ohne Not unnötige Hindernisse in den Weg 
gebaut hat.

Nichts gegen das Via-Stitching in Altium, ich hab diese Funktion auch 
schon begeistert benutzt. Allerdings ging es da um thermische Anbindung 
eines Spannungsreglers im DPAK (oder wars D², weiß ich nicht mehr). Auch 
bei winzigen Bauteilchen die abartig hohe Ströme schalten sollen kann 
man damit durchaus was anfangen.

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
3 lesenswert
nicht lesenswert
Wühlhase schrieb:
> C. A. Rotwang schrieb:

> Nun, in diesem Fall bin ich durchaus geneigt Falk beizupflichten: In
> diesem Fall würde ich auch erst einmal davon ausgehen daß jemand nicht
> wußte was er tat und mehr von Angst denn von Wissen getrieben
> wurde-einfach aufgrund von statistischer Verteilung.

Ja und ?! - mancher wie Falk und Wühlhase nennt es Angst, anderer 
gesunder Menschenverstand und "defensives, vorsichtiges Emtwickeln"
Ein Entwickler der erst mal ein robustes Erstserienmodelll baut das 
schmerz- und verzögerungsfrei die Quali zum Serienstart besteht und dann 
eine Kostenoptimierte Variante hinterschiebt  arbeitet professionell. 
Jeder Entwurf basiert auf Halbwissen - wie gut das Design ist, weiss vor 
der Inbetriebnahme, Precompliancetest keiner - Simuliert und 
Approximationen aus der Erfahrung sind kein sicheres "Wissen!".

Also lieber bei den EMV-Entstör-, signalintegrety - massnahmen eine 
(vernünftige) Margin einplanen und nach Launch alle Optimierungen, 
Erfahrungen aus EMV, Kunden-Feedback, Design for manufactoring  in ein 
kostenoptimiertes Re-design einfliessen lassen als schon den Prototypen 
auf "Kante zu nähen".

Beispiel C-One ein C64 Nachbau:
Die Chinesen haben wegen Cost-reduction alle Decoupling-C's weggelassen 
und dann ging nix mehr. Obwohl die Chinesen das Weglassen der C's an 
einem Evalboard erfolgreich getestet hatten:
Youtube-Video "Jeri Ellsworth, self-taught engineer, talks about her career"

Und durch weglassen von C's spart man deutlich weniger (wenn überhaupt), 
als durch das Weglassen von ein paar Vias. Und nichtplatzierte C' kann 
man reumütig nachträglich bestücken bzw. wieder in die BOM aufnehmen, 
bei fehlenden vias geht das nicht, das ist eine "Optimierung" ohne 
Sicherheitsnetz.

Autor: W.S. (Gast)
Datum:

Bewertung
-1 lesenswert
nicht lesenswert
Eloy McFarlane schrieb:
> Tatsächlich sind in diesem Layout die so erzeugten GND-Fläschen
> mit Vias nur so gespickt, scheinbar sitzt in jeder Ecke so einer Fläche
> ein Via.

Gespickt würde ich das nicht nennen. Also sind es pro Teilfläche nur 
einige Vias, so 3..6 Stück etwa - richtig?

Ich mache sowas recht oft, um damit trotz einer nur 2 lagigen LP eine 
relativ gute Massefläche hinzukriegen. Dabei muß man eben drauf achten, 
daß sich die Masse-Flecken auf TOP und BOTTOM soweit überdecken, daß man 
auf diesem "Saum" ein paar Vias plazieren kann.

Das Ergebnis ist zwar ein Flickenteppich, aber einer, wo die Flicken so 
gut aneinandergenäht sind, daß sie zusammen eine ordentliche Massefläche 
ergeben.

Für die Basteleien, die hier gang und gäbe sind, ist sowas zumeist 
weniger nötig, aber wenn man sowas wie externen SDRAM an seinen µC 
anschließt und auch noch ein 4.3 bis 7 Zoll TFT dran betreiben will, 
dann muß man so arbeiten oder sich mit einer 4 lagigen LP anfreunden.

W.S.

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
1 lesenswert
nicht lesenswert
C. A. Rotwang schrieb:

> Und durch weglassen von C's spart man deutlich weniger (wenn überhaupt),
> als durch das Weglassen von ein paar Vias.

Sorry, das war entgegengestzt gedacht, richtig ist:
Durch das weglassen von Via's spart man weniger Kosten (wenn überhaupt) 
als durch Nichtbestücken von Bauteilen.

Autor: soul e. (souleye)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
C. A. Rotwang schrieb:

> Nix Quatsch,so wird immer häufiger kalkuliert, Vias sind inklusive,
> kalkuliert wird vereinfacht über Fläche und Lagen.

Natürlich haben die Anzahl der Bohrungen, die Länge der Fräsewege, die 
Anzahl der Werkzeugwechsel und die Anzahl der funktionalen Maße (wo 
nachgemessen wird und nicht einfach ISO 2768 "f" gilt) einen Einfluß auf 
den Preis.

Allerdings kenne ich das nur von den Serienlieferanten (die dann von 
einem Design 600.000 Nutzen pro Jahr fertigen) und nicht von den 
Kleinserien (5 Stück in drei TagenSchnellservice bis 50k /Jahr regulär). 
Die Kleinserienhersteller haben meist Pauschalpreise.

Autor: Lama (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Einen Aspekt vermisse ich etwas in dieser Diskussion: wenn man eine 
halbwegs vernünftige Flächenbelegung hat, dann entstehen zwangsläufig 
nicht so viele Masseinseln relativ zur Gesamtfläche (HF-Baugruppen und 
Maker-Projekte mal ausgenommen). -> Diese Inseln sauber (d.h. 
niederimpedant)an das Bezugspotential anzubinden ist sicherlich eine 
gute Idee.

Platinenfläche kostet Geld, keiner aus der Industrie entwickelt im 
Europa-Kartenformat einen 7805-Spannungsreglerboard mit etwas 
Hühnerfutter drauf (Zumindest ist ein solcher mir in den letzten 30 
Jahren noch nicht begegnet).

Daher meine Frage: woher kommen die Masseinseln in den besagten Layouts?

Autor: C. A. Rotwang (Gast)
Datum:

Bewertung
2 lesenswert
nicht lesenswert
Lama schrieb:

>
> Daher meine Frage: woher kommen die Masseinseln in den besagten Layouts?

Am besten der TO gibt gleich Butter zu den Fischen und stellt hier Fotos 
vom design rein. Er kann ja die Farben auf zwei reduzieren wenn das 
genügt die fraglichen Flächen darzustellen.


Vielleicht ist ja garnicht so unnötig gespickt wie der TO meint, ein 
GHz-design wo das standard-Praxis ist: 
https://electronics.stackexchange.com/questions/41871/via-fences-for-noise-reduction-of-a-chip-antenna

Autor: Falk B. (falk)
Datum:

Bewertung
-2 lesenswert
nicht lesenswert
@Ralph Berres (rberres)

>> Ob das REAL wirklich immer nötig ist, würde ich mal bezweifeln.

>Hast du schon mal Leiterplatten mit Coplanarleitungen welche sich im
>Gigahertzbereich bewegen designt?

Ja, ist aber lange her. Waren auch nur knapp 3,2 Gbit/s/Leitung.

>Hast du dir mal überlegt wie Masseflächen die nicht HF-Mäßig wirklich
>kalt sind, verhalten, wenn direkt daneben eine HF-führende Leitung
>entlang läuft?

Und du hast mal wieder eine Aussage nicht verstanden und kommst jetzt 
mit den genau DEN Fällen, wo viele, wenn gleich nicht wahrsinnig viele 
VIAs sinnvoll sind.

>Nicht umsonst sind direkt neben einer Coplanar-Leitung alle 5mm ein Via.
>Nicht umsonst sind bei den Gainblocks direkt 5 oder 6 Vias an jeden
>Massepin.

Und die Masse der Platinen, die massenhaft mit VIAs umsich werfen haben 
eben diese Signale und Frequenzen?

>Die vielen Vias auf den Masseflächen unterhalb der HF Ics dienen in
>erster Linie um eine HF-kalte Masse zu erzeugen, in Ausnahmefällen auch
>der Kühlung.

Und wieder nichts verstanden.

Ich schrieb nicht, daß all diese VIAs immer sinnlos sind! Sie sind es 
aber auch einer ganze Menge von Platinen, wo eher harmloses Zeug ohnen 
GHz drauf ist. Das ist eine ähnliche Seuche wie Masseflächen, wo jeder 
08/15 Bastler meint, daß seine kleine Platine mit ein paar Relais und 
nem PIC die UNBEDINGT braucht.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.