hallo, wie groß darf ein Loch in der Pasten-Schablone sein? Bei ICs mit exposed pad stellt sich die Frage nicht. Man braucht sowieso ein Raster von kleinen Öffnungen um die Pastenmenge zu reduzieren. Aber wie sieht es bei "normalen" Bauteilen mit sehr großen Pads aus, z.B. D2PAK oder Steckern? Kann man da die Pad-Geometrie 1:1 übernehmen oder gibt das Probleme?
Ich würde mich immer nach den Vorgaben des Herstellers gemäß Datenblatt bzw. Appnote richten
Also Kicad macht das doch automatisch schon. da teilten die Jungs die fetten Pads in 4 kleine. Eigentlich nur um den Abstand des Rakels zu gewährleisten.
Timmo H. schrieb: > Ich würde mich immer nach den Vorgaben des Herstellers gemäß > Datenblatt bzw. Appnote richten gern, leider sind die Angaben oft etwas sparsam, siehe die zwei Beispiele aus dem wirklichen Leben. Martin G. schrieb: > Also Kicad macht das doch automatisch schon. da teilten die Jungs > die fetten Pads in 4 kleine. Neid und Missgunst ;) > Eigentlich nur um den Abstand des Rakels zu gewährleisten. Also doch, ich hab's geahnt. "4-geteilt" ist zwar etwas pauschal, aber ein guter Anhaltspunkt, danke!
Bauform B. schrieb: > Timmo H. schrieb: >> Ich würde mich immer nach den Vorgaben des Herstellers gemäß >> Datenblatt bzw. Appnote richten > > gern, leider sind die Angaben oft etwas sparsam, siehe die zwei > Beispiele aus dem wirklichen Leben. Darum sag ich ja "... bzw. Appnote": https://assets.nexperia.com/documents/outline-drawing/SOT669.pdf Es steht halt nicht immer alles im Datenblatt, im Manual eines TVs steht auch mehr als im Datenblatt. Gerade bei "speziellen" Gehäuseformen, die teilweise auch von einem Hersteller "erfunden" wurden und bei denen mehrfach Einsatz finden, gibt es oftmals entsprechende Appnotes etc. wo genau diese dinge beschrieben sind.
:
Bearbeitet durch User
Für Serienfertigung überlässt man es dem Bestücker. Man übergibt nur die Pastendaten als 1:1 Kupferpadabbild und den Rest macht der Bestücker dann mit dem Schablonenfertiger aus. Die wählen dann die richtige Schablonendicke und ggf. werden Höhenstufen implementiert. Schablonenfertigung ist schon eine Wissenschaft für sich ... nicht umsonst können sie bis 1000€ und mehr kosten.
Timmo H. schrieb: > Darum sag ich ja "... bzw. Appnote": > https://assets.nexperia.com/documents/outline-drawing/SOT669.pdf O.K., das war ein schlechtes Beispiel, das SOT669.pdf hab' ich auch, aber bei der Beispiel-Suche natürlich übersehen. Als schlechtes Beispiel ist es aber zu gebrauchen: warum steht in einem so schönen Datenblatt kein Link auf das SOT669? Oder man lagert die Zeichnungen komplett aus, wie es Maxim macht... Aber trotzdem danke für die Erinnerung. > Für Serienfertigung überlässt man es dem Bestücker. Man übergibt nur > die Pastendaten als 1:1 Kupferpadabbild und den Rest macht der > Bestücker dann mit dem Schablonenfertiger aus. Naja, Aufnahmebohrungen und pauschal um x% verkleinern sollten die auf jeden Fall machen. Aber wenn ich (wie in dem schlechten Beispiel) die Pasten-Empfehlung vom Hersteller habe, sollte man die Daten auch nutzen. Nur bei schlecht dokumentierten Teilen ist es halt die Frage. Aber da solche Pads eher unkritisch sind werde ich wie mit KiCad einfach vierteilen. Ein gewissenhafter Bestücker kann die immer noch anpassen und der Billig-Bestücker kann sich nicht über zu grosse Löcher beklagen.
@Helmut (Gast) >Für Serienfertigung überlässt man es dem Bestücker. Man übergibt nur die >Pastendaten als 1:1 Kupferpadabbild und den Rest macht der Bestücker >dann mit dem Schablonenfertiger aus. Wenn er dabei nicht mal aus Versehen ein exposed Pad "wegoptimiert", welches aber als GND-Anschluß dringend gebraucht wird . . . Ist bei uns mal bei einem USB-Hub passiert, der lief dann komisch.
Angehängte Dateien:
-
IC_EP_Paste.png
79 KB
Hallo Um die Pastenmenge bei Exposed-Pads zu reduzieren mache ich wie im Bild. Die Pastenquadrate sind gleich groß wie die Lötstoppmaske. Die Vias liegen dazwischen, sodass kein Lötzinn auf die andere LP-Seite fliesen kann. Die Vias sind mit Lötstopplack bedeckt. mfg Mike
Bei mir hat sich diese "Fausregel" bewährt: Wenn das Zinn unter das Bauteil passen muss (QFN, DPAK, Micro USB Buchsen Schirm), dann die Menge auf ca. 60% der Padfläche reduzieren durch ein Raster wie im Screenshot von Mike. Wenn das Zinn am Bauteil hochsteigen kann (z.B. bei Gullwing/J-Bend Beinen, mechanischen Teilen, SMD Hohlstecker Buchsen) die Paste vollflächig drucken. Dabei nur beachten dass die Öffnungen nicht so groß werden dass der Rakel absacken kann.
Das Problem mit den Herstellervorgaben ist, dass die ja gar nicht wissen welche Schablonendicke benutzt wird. Das hängt ja wiederrum von vielen Faktoren ab, wie z.B. andere Bauteile auf dem Board. Ich überlasse das dem Bestücker/Schablonenfertiger und halte eventuell Rücksprache bei besonderen Bauteilen wie HF-Zeugs.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.