Hallo, gibt es Controller(Chips), die das RAS & CAS Signal selbst liefern für die DRAM sodas ich diesen Controller wie bei SRAM mit A0 bis A31 und D0 bis D15 mit meinem µC in der Steuerung ansteuern kann. schöne Zeit
Echter DRAM aus der guten, alten Zeit wird von modernen Mikrocontrollern kaum oder gar nicht mehr unterstützt. Da gibt es heute nur noch SRAM und SD-RAM. Je nach Controller werden beide Arten unterstützt. Man muss den Speichercontroller nur passend konfigurieren und fertig, der Rest läuft dann automatisch. Siehe Speicher.
Hallo, Danke für den Hinweis DRAM/SDRAM. SRAM nutze ich immer bei meinen Projekte. Nur wenn man etwas mehr an Speicherplatz benötigt, geht es ins Geld. Daher diese überlegung. Der Hintergrund, warum ich immer SRAM nutze, ist das Debugen meiner Firmware auf dem µC. Ist an dem µC ein SDRAM angeschlossen, und ich unterbreche den Ablauf, ist nach dem fortsetzen der Inhalt des SDRAM kreuz und quer. schöne Zeit
Es gibt PSRAM, das ist ein DRAM mit passendem Controller schon integriert. Ein externer, fertiger Chip dafür wäre mir nicht bekannt.
Hallo, hört sich gut an. Mango, BGA Gehäuse. schöne Zeit
Gast
#5467339
Ich habe an meinen Atxmegas externes SDRAM angeschlossen. Da hatte ich beim Debuggen noch nie Probleme. Der Speicherinhalt war immer so, wie ich das in der Adressmap vorgesehen habe. Ich denke, dass trotz Breakpoint der Speichercontroller weiter läuft und der Refresh der Daten nicht unterbrochen wird. Gruß, jens
Gast
#5467352
Es gibt Controller mit "richtigem" SDRAM Interface, da geht beim Debuggen auch nichts kaputt. z.B. einige STM32F4 und F7. Nach der Initialisierung merkt man von der SDRAM Komplexität mit den diversen Signalen nix mehr - man legt seine Variablen einfach an die entsprechende Stelle. Man merkt höchstens dass es langsamer ist. Dafür haben die F7 aber auch einen Cache...
Gast
#5467355
Siegfried S. schrieb: > Mango, BGA Gehäuse. ...ob das schmeckt?
Gast
#5467394
S. R. schrieb: > Es gibt PSRAM, das ist ein DRAM mit passendem Controller schon > integriert. Ein externer, fertiger Chip dafür wäre mir nicht bekannt. Ja gab es, damals in den 90ern. Siegfried S. schrieb: > Ist an dem µC ein SDRAM angeschlossen, und ich unterbreche den Ablauf, > ist nach dem fortsetzen der Inhalt des SDRAM kreuz und quer. Das muss nicht sein. Beim Debuggen halt die Interrupts für den Refresh nicht disablen. rgds
Die 32kByte Speichererweiterung für meinen Rockwell AIM-65 von 1979 habe ich mit 16kbit-DRAMs und einem DRAM-Controller von Intel aufgebaut. Der sorgte für den Refresh, sodass sich das Ram für den Prozessor wie ein statisches Ram verhielt. Die Typbezeichnung fing mit D an, eine vierstellige Zahl danach, mehr weiß ich nicht mehr. Kann aber das Ding mal rauskramen, falls ein historisches Interesse daran besteht. Die Schaltung benötigte eine ganze Europakarte.
6a66 schrieb: > Das muss nicht sein. Beim Debuggen halt die Interrupts für den Refresh > nicht disablen. Das geht leider nur auf wenigen Architekturen, und dürfte relativ teure Debugging Software erfordern. Ansonsten hätte ich das gerne auf einem NRF5x (Cortex-M0 oder -M4) fürs Bluetooth.
Der wars - nicht D sondern I (das µP-D steht üblicherweise für NEC) Gefunden in http://www.bitsavers.org/components/oki/_dataBooks/1983_OKI_Memory_Data_Book.pdf PDF-Seite 254 Ein ausführliches Datenblatt habe ich auch irgendwo. Ein 28-poliges Keramikgehäuse, breit wie ein Eprom.
Angehängte Dateien:
-
i3242.png
(96 KB)
@Jim M. (turboj) >> Das muss nicht sein. Beim Debuggen halt die Interrupts für den Refresh >> nicht disablen. >Das geht leider nur auf wenigen Architekturen, und dürfte relativ teure >Debugging Software erfordern. Das wage ich zu bezweiflen. Denn die allermeisten Controller machen den (S)DRAM Refresh rein in Hardware und der wird vom Debugger NICHT angehalten. Einen Interrupt für DRAM Refresh gibt es doch nur bei handgestrickten Ansteuerungen in Software.
Christoph db1uq K. schrieb: > Der wars - nicht D sondern I Bitte mehr Vertrauen in den eigenen Speicher! Du hast schon Recht. Das Ding hiess D8203, ein 40-beiner.
Nein, der kam später, es ist schon der i3242. Ich erinnere mich, dass 1981 ein 16kbit-DRAM etwa 30 DM kostete. Eine Vollbestückung des Apple II mit 64 kByte waren 32 Stück, also etwa Tausend Mark. Zur Entstehungszeit 1977 muss das noch deutlich teurer gewesen sein. Deshalb konnte man ihn auch teilbestücken oder mit der vorherigen Speichergeneration 4kBit maximal auf 16 kByte ausbauen. Die Refresherzeugung war durch die zyklische Bildschirmausgabe mit erledigt, Prozessor und Grafik teilten sich zeitlich gemultiplext das Ram. Und das alles nur mit TTL-Gattern und Zählern.
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.