Hallo zusammen, zu einem Projekt, einem 4 phasigem Boost-Converter auf Basis des LTC3784 hätte ich ein paar Fragen zu den Gate/Switchnode-Signalen. Im allgemeinen läuft der Wandler, allerdings ergeben sich auf einem Switchnode ein paar Auffälligkeiten. Der Wandler ist so konfiguriert, dass er ohne Last im Pulse-Skip-Mode läuft. Dies ist für den Master als auf für den Slave so eingestellt. Der Slave bekommt seinen Takt vom Master. Nachfolgende Diagramme sind gegen GND gemessen. Vin=12V, Vout=51V Für die Switchnodes ergeben sich hierbei SWNode 1 & 2 -> sw1_2_idle.png SWNode 3 -> sw3_idle.png SWNode 4 -> sw4_idle.png Wie man an SWNode3 sieht, scheint die das einzige Node zu sein, welches bei Leerlauf in irgendeiner Weise schaltet. Auch auch SWNode4 passiert etwas. Hängt man eine Last an den Ausgang, verändert sich die Wellenform an SWNode3 entsprechend den Bildern: 1.0A: sw3_1.0A.png 1.5A: sw3_1.5A.png 2.5A: sw3_2.5A.png Soweit, so gut/schlecht. Allerdings wird der SchaltFET ab 2.7A um ca.20°C wärmer als die SchaltFETs der anderen 3 Phasen. Das Gate vom SyncFET der Phase 3 zeigt erstmal keine Auffälligkeiten, ausser die Stufe in der Wellenform - diese ist aber bei allen 4 SyncFETs zu sehen. SyncFET Phase 3 bei 2.7A: ch3_gate_syncfet_2.7A.png Jemand eine Idee? SchaltFET für Phase 3 rot markiert. Beste Grüße Christian
Angehängte Dateien:
-
sw1_2_idle.png
2,2 KB -
sw3_idle.png
3,1 KB -
sw4_idle.png
2,3 KB -
sw3_1.0A.png
2,9 KB -
sw3_1.5A.png
2,8 KB -
sw3_2.5A.png
2,6 KB -
ch3_gate_syncfet_2.7A.png
2,5 KB -
LTC3784_Phase3_SWFET.png
430 KB
Nachtrag, des Board ist ein 4-Lagen-Aufbau. 1: POWER VIN/VOUT/GND 2: POWER GND/VBIAS 3: POWER/SIGNAL VIN/VOUT/SWITCH/KelvinSense 4: POWER GND Gruß Christian
Kannst du ein Foto von der Platine posten? Vermutung: zu wenig Lötzinn unter dem FET. Kannst du die Bestückung mit einem falschen FET ausschließen? Kannst du alle 4 Gate-Signale in einem Scope-Screenshot zeigen? Bitte poste auch ein Bild von dem Schaltplan, Zumindest vom Leistungsteil. Hat der betreffende FET vielleicht einen viel zu großen Gate-Widerstand aus Versehen bekommen?
Angehängte Dateien:
-
IMG_2359_1280.jpg
360 KB -
ltc3784_ph1_2_schematic.png
23 KB -
ch3g_1a.png
2,3 KB -
ch3g_1a5.png
2,2 KB -
ch3g_2a.png
2,1 KB -
ch3g_2a5.png
2,1 KB -
ch3g_2a7.png
2 KB -
ch1g_2a7.png
2,2 KB -
ch3g_2a7on.png
2 KB -
ch3g_2a7off.png
2 KB
Nabend Kevin, Kevin K. schrieb: > Kannst du ein Foto von der Platine posten? Vermutung: zu wenig Lötzinn > unter dem FET. Anbei, zu wenig Lötzinn kann ich erstmal ausschliessen. > Kannst du die Bestückung mit einem falschen FET ausschließen? Ja, Fets sind alle Toshiba TPH2R506PL. > Kannst du alle 4 Gate-Signale in einem Scope-Screenshot zeigen? Derzeit nicht, aber ich habe da heute noch was gemessen, was das Verhalten ab 2.7A zumindest bildlich darstellt. Dieses "Schwingen" ist auf allen 4 Gateleitungen der SyncFETs, nur bei Phase 3 eben auch im Leerlauf. > Bitte poste auch ein Bild von dem Schaltplan, Zumindest vom > Leistungsteil. Anbei für die Phasen 1/2. Phasen 3/4 sind identisch und laufen als Slave. > Hat der betreffende FET vielleicht einen viel zu großen Gate-Widerstand > aus Versehen bekommen? Nein, alle haben 0R. Ich habe mal Phase 3 jeweils die Gates vom SchaltFET und SyncFET für verschiedene Lastströme angesehen, bei 2.7A kommt es dann offensichtlich zum "Durchschuss". Auf Phase 1 ist bei gleichen Strom noch "Luft", eventuell ergibt sich das aus dem DCR-Sense-Netzwerk und Abweichungen im DCR der einzelnen Spulen.. Phase 3: 1.0A: ch3g_1a.png 1.5A: ch3g_1a5.png 2.0A: ch3g_2a.png 2.5A: ch3g_2a5.png 2.7A: ch3g_2a7.png Im Detail: ch3g_2a7on.png ch3g_2a7off.png Dagegen auf Phase 1 bei 2.7A: ch1g_2a7.png Beste Grüße Christian
Wenn dein QR-FET in Phase 3 20K mehr Erwärmung zeigt, als die anderen FETs, über welche Temperatur sprechen wir hier für die "kalten" FETs und den einen warmen? Bei dem Aufbau sollte bei nur 2,7A selbst eine einzelne Phase nur wenig Erwärmung zeigen. Was mich an dem LTC etwas stört ist, dass die Spannung für den Gatetreiber nur knapp über 5 V liegt. Für SJ-Transistoren hätte ich gerne 2-3 V mehr Treiberspannung. Das ist noch immer wenig genug, um unnötig Verluste beim Umladen zu vermeiden. Tip am Rande: Eingangs / Ausgangskondensatoren sind Eingangs/Ausgangskondensatoren nicht für die komplette Platine, sondern für einen Schaltungsteil, für den diese explizit wirken sollen. Daher zeichne die Kondensatoren auch im Schaltplan dort, an denen sie ihre Wirkung entfalten sollen. Wenn du einmal einehn Schaltplan an einen externen Layouter übergibst, ist das auch immer ein guter Hinweis, wo dieser die Kondensatoren auf der Platine zu verteilen hat.
Wir sprechen hier von 30degC zu 50degC. 2.7A sind ausgangsseitig um 135W, da sollte eigentlich nichts warm werden, ja. Die Erwärmung ergibt sich wohl dadurch, dass es „shootthrough“ gibt, wie man im Bild ch3g_2a7off sehen kann. Es läuft da bereits in den nächsten Zyklus. Auf Phase eins bspw. ist dem nicht so, vgl. ch3g_2a7.png mit ch1g_2a7.png Ich verstehe hierbei nicht, warum die Schaltzeit des Syncfet nicht kürzer ausfällt. Bei 2.6A ist alles wieder im Lot, da am Ende des Zyklus noch „Luft“ bzgl. Tot-Zeit ist. Danke für den Tip den Kondensatoren, diese sind anderer Stelle kontextbezogen eingezeichnet. :) Gruß Christian
Nein, die 20K sind definitiv eine Folge des Problemes, und nicht im Vergleich zu den anderen schlechterer Hitzeabfuhr. Also: Du erwartest Slave-Funktion trotz Pulse-Skipping... Vermutung a.) Pulse-Skipping (keine Festfrequenz wie bei forced continuous) führt zu einem Problem. Der Slave könnte zwar selbst Pulse-Skipping, kann sich aber nur mangelhaft auf die variablen Signale vom Master synchronisieren - Slave Betrieb erfordert Festfrequenz/forced cont. Verstehe ich richtig, daß Du zwei parallele 2phasige Module hast, und eins davon als Slave läuft? Also kein 1/4 Periode Taktsignal am Eingang beider 2phasigen (1/2 Versatz zwische je 2 Phasen machen die je selbst, besagte 1/4 Periode führte also zu 1/4 Versatz zw. allen 4 Phasen - und damit 4phasigem Interleaving)? Vermutung b.) Alleine schon der Slave Betrieb ist so ein Problem. Die Endstufe 3 funktioniert nicht sauber wegen der falschen Konditionen (U/I), die durch das Zusammenspiel bei Parallelbetrieb ohne Phasenversatz erzeugt werden. Vermutung c.) Eine Kombination aus a und oder b und oder mangelnder Entkopplung zw. den Leistungspfaden
Hätte man hier zeitgleiche Ansichten von U/Gate und U/Node + I/Node aller Endstufen (ich sage mit Absicht nicht Phasen - weil es den von mir erwähnten 1/4 Phasenversatz nicht gibt) - und das dann auch noch bei Leerlauf, Minimal- und Halblast, käme man der Sache wohl auf die Spur. Oder Du versucht mal alles auf forced continuous (Festfrequenz / alle Endstufen im Dauerbetrieb) zu setzen. Das täte ich wohl als erstes, aber ich bin zugegeben kein Fachmann dafür, Kevin schon eher.
Solidify schrieb: > Verstehe ich richtig, daß Du zwei parallele 2phasige Module hast, und > eins davon als Slave läuft? Also kein 1/4 Periode Taktsignal am Eingang > beider 2phasigen (1/2 Versatz zwische je 2 Phasen machen die je selbst, > besagte 1/4 Periode führte also zu 1/4 Versatz zw. allen 4 Phasen - und > damit 4phasigem Interleaving)? Da würde dann nämlich ein HiLo Gate Treiber (Gatesignale generiert aus den Ausgängen des einen LTC) mit integr. OC Protection auch einen ähnlichen Zweck erfüllen (bis auf die propagation delays) - und es brauchte keinen 2ten Regler. Das nur nebenbei.
Laut Datenblatt laufen die Phasen/Nodes schon passend auf 1/4. Master hat 0/180 Grad, Clk-Out für Slave auf 90 Grad - macht für den Slave also 90/270. Somit zumindest für FCC 1/4 interleaving. Das Konstrukt ist auf PS konfiguriert, da die Drosseln ob des hohen Ripplestroms bereits im Leerlauf ordentlich heizen. Die XAL-Drosseln sind dafür eigentlich nicht gemacht. Nach Coilcraft wie rd alles besser bei Frwquenzen über 500kHz, aber das ist noch eine andere Baustelle. Nen Kollege meinte gerade, dass es so aussieht, als ob der Conteoller bei 2.7A den kuckenden Betrieb verlässt, aber dann den SyncFET nicht lange genug eingeschaltet lässt. Eventuell sind die Bootstrap-Kondensatoren zu klein für das zu schaltende Qg. Nach DB: https://toshiba.semicon-storage.com/info/docget.jsp?did=55522&prodName=TPH2R506PL Ist Ciss ca. 4200pF, Cb soll 100x größer sein [nach LTC3784 DB Seite 23]*. Somit wären 100nF als BS-Cap wohl zu wenig, nicht? Da gibts ja nun einige Formeln zu genauen Berechnung. Die Frage nach PS als Slave mit PS beim Master ist eine interessante. Derzeit ist es so, dass ohne Last, die Node 1/2 gar nicht schalten. Gruß Christian Edit: Es ist also auch mal zu prüfen, was genau auf dem CLK-Ausgang anliegt, wenn das Teil im Leerlauf ist. (Bei Pulse-Skip) *: https://www.analog.com/media/en/technical-documentation/data-sheets/3784fb.pdf
:
Bearbeitet durch User
Die Bootstrapkondensatoren sind mit 100 nF recht klein. Bei 6V kommst du auf 1,8 µJ gespeicherte Energie, um die Gate aufzuladen benötigst du ca. 40 nC bei 6 V, also 200 nJ. Zusätzlich verheizt du noch 200 nJ im Gatetreiber und auf dem Gate-Widerstand im MOSFET. Die Spannung bricht also auf rund 5,3 V durch das Laden der Gate ein. Da wären 470 nF besser. Welchen Strom soll diese Stufe denn in Summe bei welcher Eingangs / Ausgangsspannung maximal bringen und welche Möglichkeiten hast du, die Last einzustellen?
Kevin K. schrieb: > Da wären 470 nF > besser. Und man sollte die tatsächlich wirksamme Kapazität der KerKos überprüfen Murata und Kemet stellen da Tools zur Verfügung. http://ds.murata.co.jp/simsurfing/index.html?lcid=en-us Es kommt dabei nicht nur auf das Dielektrikum an, sondern auch auf das Package. Aber das sollte hier in der Runde bekannt sein. mfg Klaus
Vin-Bereich 1: 9-15V (SLA Klassisch Blei) Vin-Bereich 2: 28-43V (10s LiIon) Vout: 51V Ioutmax: 23A Kompensation muss für die Bereiche dann separat optimiert werden. Das Teil "soll" 1200W Spitze bringen. Dauerleistung wird man sehen, was das Layout hergibt. Anwendung mit Class-D Audio. Der Amp bringt max. 600Wrms. Mit Crest-Faktor 6:1 also im Mittel 100Wrms abgerufene Leistung -> 200W Drosseln und Feta sind noch zu diskutieren, 4u7 müssen nicht zwingend sein, hier kann man mit 6u8 oder 8u2 auch ans Ziel kommen, solange der Crest-Faktor passt. Fets u.U. Infineon BSC065... die sind bis 600W umschaltverlustärmer. Das ganze dient dann mit einem TPA3255 der Fahrradbeschallung zur Critical Mass. Die Amps sind auf 360customs.de zu sehen. Gruss Christian
Nachtrag: Last kann ich derzeit nur bis 150W einstellen, da kommt die Tage aber noch Material für mehr (rein resistive) Last. Eingangsseitig habe ich 12V 66A ausm Netzteil 10s4p LiIon Und klassische 30V 5A Labornetzteil @Klaus, ja das ist bekannt, kann aber nicht oft genug betont werden. Danke für den Einwand. :)
So rein zum Debuggen.. Master und slave sind ja eine konfigurationssache. Also schauen, wie es sich verhaelt wenn man Master und Slave vertauscht. Ist es nun derselbe, oder der gegengleiche FET, der warm wird ?
Das lässt sich im Layout nicht umsetzen, da Master/Slave verschieden hart verdrahtet sind. Gruß Christian
Ich kann mir vorstellen, dass es tatsächlich ein Timing-Problem ist an der Grenze zum lückenden Betrieb. Das sollte dann deutlich besser werden, wenn deine Last deutlich größer wird, als aktuell. Zumindest hast du nicht das Problem, dass der Transistor sich spontan auslöten möchte. Daher kannst du mit am besten einer Wärmebildkamera zuschauen, was beim Einstellen höherer Ströme passiert. Wenn sich herausstellt, dass deine hier zu sehende Erwärmung ein Effekt ausschließlich im hier vorliegenden Niedriglastbetrieb ist, und sich unter steigender last die Wärmeverteilung wieder gleichmäßig anpasst und auch bei Vollast und worst-case Umgebungsbedingungen, kannst du möglicherweise mit dem Effekt leben. Nur so am Rande: Wenn du mit diesem Netzteil einen Audioverstärker befeuern möchtest: Was für Lastsprünge wird denn dein Netzteil sehen, wenn z.B. bei maximaler Lautstärke ein Bassschlag kommt? Also wirklich, was zwischen dem Ausgangskondensator vom Netzteil und dem Eingangskondensator vom Verstärker an dI/dt erwartet wird? Ich habe das Gefühl, dass an deinem Netzteil sowohl die Eingangs- wie auch Ausgangskondensatoren zu klein sind. Auch Batterien haben ein Limit im Stromanstieg. Am Ausgang hätte ich eine Batterie von vielleicht 20 Elkos erwartet, ungefähr diese Kategorie: https://www.digikey.de/product-detail/de/united-chemi-con/EGPD800ELL162MM40H/565-3823-ND/4843633. Welche XAL-Spulen verwendest du? 6 A/Phase klingt erst einmal recht gemütlich. Bei 2,7/4 A sollten korrekt ausgelegte Spulen Raumtemperatur haben.
Wenn du nicht ab 100mF aufwärts als „Puffer“ bereitstellt, bringt dir die Kapazität nicht viel im Bassbereich. Ein Sag von 10% war früher zu Zeiten von Class-AB auch im Rahmen. Der TPA3255 läuft hier mit 450kHz, ich verwende auf meinem Layout tatsächlich diese GPD-Caps. Hier zählt einzig der wirklich gute ESR der Teile um im mittleren Audiofrequenzbereich den Klirr zu deckeln. Die Caps rund um die Nodes des Wandlers sind einzig für die Reglerauslegung bzgl. Bandbreite und Pahsenreserve, hier ist weniger sicher auch noch ausreichend. Man darf ja nicht vergessen, dass die Caps fSW*4 als Ripple sehen und sich der Bedarf durch das Interleaving stark reduziert. Der Class-D läuft normal (und hier speziell im Bass) in Vollbrücke, etwaige Schwankungen symmetrieren sind weg. Viel hilft viel ist m.E. bei Schaltnetzteilen kontraindiziert, vor Allem wenn die Regelung hinreichend schnell sein soll. di/dT im Bassbereich ist eigentlich überschaubar und wird ja schon allein durch das Chassis begrenzt. Ich sag mal so, selbst kleinere „China-Wandler“ bekommen das ohne größere Probleme hin. Rückblickend lässt sich sagen, dass der hier gezeigte Systemaufbau nicht wirtschaftlich ist. Reine Materialkosten ohne Platine um 90€ netto. Der Lerneffekt aber, zumindest für mich, unbezahlbar. Bezüglich der Drosseln sollte nicht der Ripple vergessen werden. Bei 10V auf 51V und 230kHz mit 4u7 sind das um 12Apkpk die einfach nur heizen im Leerlauf pro Drossel. Da die XAL eisenpulverartig sind, hat man hier nicht unerhebliche Verluste. Fertig geht, was die Leerlaufverluste angeht, besser, baut aber auch wesentlich größer und hat harte Sättigung mit starken Temperaturdrift. Ich habe dazu ausführliche Betrachtungen zur Auslegung durchgeführt, warte aber nich auf die Samples. Wenn du dahingehend Interesse hast, kann ich dir die Ausarbeitung zukommen lassen. Drosseln sind XAL1510. Gruß Christian
ChristianW. schrieb: > Jemand eine Idee? Hast Du schon mal die Schaltung mit LTspice simuliert? In der in LTspice vorliegenden Simulation werden 24 V an 2,4 Ohm erzeugt, also 10 A. Die Fets Q2, Q3 (in der Simu sind es Q2, Q4) werden jeweils mit 4 W belastet. Die beiden anderen nur mit jeweils 1,2 W. mfg Klaus
Ja, hatte ich in der Vergangenheit, da war alles schön symmetrisch. Ich hänge mein Modell mal später hier dran. Gruss Christian
Christian W. schrieb: > Wenn du nicht ab 100mF aufwärts als „Puffer“ bereitstellt, bringt dir > die Kapazität nicht viel im Bassbereich. Ein Sag von 10% war früher zu > Zeiten von Class-AB auch im Rahmen. Daher die Frage nach dem dI/dt, das dein Netzteil liefern muss. Da gibt es einmal den Ausgangskondensator, dessen Innenwiderstand und Induktivität bestimmt, danach die Spule, deren Stromanstieg ebenfalls beschränkt ist, wobei in der Regel nach 2-5 Takten der Strom um ein Vielfaches angestiegen ist. Ist auch eine Frage des Regelkreises. Wenn du für einen Audioverstärker hohe dynamische Lasten im Bereich bis vielleicht 1 kHz erwartest, ist bei deinen >400 kHz hoffentlich der Regler schnell genug, um aus dem Eingangskondensator und dem Primärnetzteil Energie in den Ausgang zu schieben. Dann gebe ich dir Recht, wird kein großer Ausgangskondensator bewnötigt, aber das dI/dt wird an den Eingang weitergereicht. Dort muss dann Kapazität und Impedanz angemessen sein. > Viel hilft viel ist m.E. bei Schaltnetzteilen kontraindiziert, vor Allem > wenn die Regelung hinreichend schnell sein soll. Man muss halt zu Anfang wissen, ob das Netzteil schnell, oder langsam reagieren muss. > Ich sag mal so, selbst kleinere „China-Wandler“ bekommen das ohne > größere Probleme hin. Können und Können ist Ansichtssache. Wenn die Ausgangsspannung um 30% einbrechen darf, reichen kleine Kondensatoren. Wenn einem EMI egal ist, kann man sich die beiden Innanlagen sparen. Wenn die Elektronik nur mindestens 14 Tage halten soll, dürefen Elkos auch 90 °C warm werden. > Rückblickend lässt sich sagen, dass der hier gezeigte Systemaufbau nicht > wirtschaftlich ist. Reine Materialkosten ohne Platine um 90€ netto. > Der Lerneffekt aber, zumindest für mich, unbezahlbar. Zum Glück sind wir in einer Zeit angekommen, in der enagierte Hobbybastler und auch professionelle Entwickler mit verhältnismäßig geringem Aufwand hochwertige Elektroniken entwickeln, aufbauen und testen können. > Bezüglich der Drosseln sollte nicht der Ripple vergessen werden. Bei 10V > auf 51V und 230kHz mit 4u7 sind das um 12Apkpk die einfach nur heizen im > Leerlauf pro Drossel. Da die XAL eisenpulverartig sind, hat man hier > nicht unerhebliche Verluste. Fertig geht, was die Leerlaufverluste > angeht, besser, baut aber auch wesentlich größer und hat harte Sättigung > mit starken Temperaturdrift. 12 A p-p kommt muir bei 6A/Phase etwas zu viel vor. Damit bist du ja auch bei Vollast an der Lückgrenze. Ich kenne aus Designvorschlägen eher so 30% des Nennstroms, bei dir also 1,8 A. Extrapoliert würdest du da eher bei einer 32 µA-Spule landen.
Angehängte Dateien:
-
LTC3784_4u7_design.png
250 KB
Eventuell berechnen wir den Ripple unterschiedlich? Anbei die Parameter aus LTPowerCAD und mein Berechnungssheet. Zusätzlich noch einige LTSpice Projekte zum Thema. (Aus 2016, da sollte es noch der LTC3787 sein) Der Rippelstrom berechnet sich doch vom Gesamtausgangsstrom und wird nicht durch die Anzahl der Nodes geteilt - im Gegensatz zum Laststrom. Nicht? Die Grundlage meines Berechnungssheets ist: https://www.ti.com/seclit/wp/slup323/slup323.pdf Kurz nochmal durchrechnen: (42) Iin_avg_phase = Pin/Vin*n mit n=4 und Pin = Pout / Efficiency = 1200W/0.9 = 1340W ud Vin=10V Iin_avg_phase = 1340W/10V*4 = 33,5A Wenn man Gleichung 5 umstellt für dIL: dIL = Vin*D/L*fSW mit Vin=10V, D = (Vout-Vin)/Vout = (51V-10V)/51V = 0.8, fsw=230kHz und L = 4u7H ergibt sich dIL = 10V*0.8/4u7H*230kHz = 7.4Apkpk Die genannten 12Apkpk galten für 3uH, mein Fehler. Mein Sheet nutzt für D eine andere Formel: D = 1-Vin*Efficency/Vout Gruss Christian
:
Bearbeitet durch User
Angehängte Dateien:
Ahoi, hier mal die Messungen für Phase3 von BottomGate (SchaltFET) und TopGate (SyncFET). Ohne Last: Vin_10V_Vout_51V_fsw_230kHz_NoLoad.png Bei 2.6A: Vin_10V_Vout_51V_fsw_230kHz_2.6A.png Bei 2.7A: Vin_10V_Vout_51V_fsw_230kHz_2.7A.png Umschaltung bei 2.7A: Vin_10V_Vout_51V_fsw_230kHz_2.7A_Switch.png Das TopGate-Signal ist über die Math-Funktion gezogen, deren Auflösung offensichtlich begrenzt ist. Der der SyncFET bei weniger Strom auch zu früh abschaltet, wird es sicher nicht an den BS-Kondensatoren liegen. Dies betrifft auch die anderen Phasen. Gruß Christian
:
Bearbeitet durch User
Kannst du die Totzeit von den beiden FET beeinflussen, so dass du ihn etwas schneller ausschaltest und etwas langsamer einschaltest? Verglichen mit dem Datenblatt bist du recht nah am shoot-through. Im Datenblatt sind nur typische Werte für trise/fall und delay angegeben, aber keine maximalen Werte.
Leider nicht, die Zeiten sind fix. Nur Gatewiderstände sind zu bestücken. (Derzeit alle 0R) Gruss Christian
Das Problem kommt wohl sehr wahrscheinlich von der DCR Messung. Dazu noch ein paar gesammelte Werke: https://www.intersil.com/content/dam/Intersil/whitepapers/amplifiers/current-sense-measurements.pdf (Dort besonders interessant Figure 12 und die Fehlerbetrachtung) http://www.how2power.com/newsletters/1311/articles/H2PToday1311_design_TexasInstruments.pdf?NOREDIR=1 https://www-03.ibm.com/procurement/proweb.nsf/7a84535a0acd580885256b3f000e250a/0374433b968053b000257379005308d8/$FILE/18%20-%20Djekic%20-%202007%20IBM%20symposium%20-%20Volterra%20a.pdf https://www.microsemi.com/document-portal/doc_view/14646-an-7-a-simple-current-sense-technique-eliminating-a-sense-resistor
Angehängte Dateien:
-
750W_Resistor_3R3.jpg
56 KB -
FETTemp_500W.jpg
28 KB -
FETTemp_750W.jpg
26 KB -
Outputripple_1Mhz_750W.jpg
53 KB -
PCBTOP.jpg
72 KB -
Testaufbau_750W.jpg
64 KB -
bs_cap_100n_470n.png
10 KB
Neuigkeiten von der Werkbank.. Mit passender Last konnte ich nun bei 250/500/750W Ausgangsleistung testen - mehr gibt meine Versorgung nicht her. (12V 66A) Bild: PCBTOP.jpg Bild: Testaufbau_750W.jpg Interessant hierbei waren die Temperaturen auf dem Board, weniger die Signalformen der Ansteuerung. Umgebungstemperatur: 22°C Gemessen wurde die Temperatur der Schalt-FET, es zeigt sich einen homogene Temperaturverteilung über alle 4 Phasen. Das im Vorfeld an der Schwelle zum CCM auftretende Phänomen ist nicht erkennbar. Die Temperaturen wurden jeweils nach 20 Sekunden Einschaltdauer gemessen, die Senke muss noch ohne aktive Kühlung arbeiten. Bild: 750W_Resistor_3R3.jpg Bei 250W: 42°C Bei 500W: 61°C Bild: FETTemp_500W.jpg Bei 750W: 80°C Bild: FETTemp_750W.jpg Sieht doch erstmal zuversichtlich aus, nun muss ein stärkeres Netzteil am Eingang her. Der Ausgangsripple ergibt sich zu 130mV bei 50V und 750W mit ca. 1MHz. (**) Bild: Outputripple_1Mhz_750W.jpg Die Peaks/Glitches kommen wohl vom Messaufbau, das Scope ist mit dem normalen Kabelsatz (und Massepeitsche) draufgeklemmt. Bezüglich der Werte der BS-Kondensatoren habe ich mal eine Simulation in LTSpice laufen lassen. Hier zeigt sich, dass 100n doch etwas knapp sein können, zumindest in der simulierten Konstellation mit BSC028N06LS3 für alle FET. Ein Unterschied von knapp 0.5V, das macht sich im RdsON bemerkbar. Bild: bs_cap_100n_470n.png Simulationsdaten: LTC3787_SLA_3251_4u7h.asc Gruß Christian
:
Bearbeitet durch User
Update: 1200W, gar kein Problem.. :D In einen Kurzschluss schiebt er bei 11.8V Eingangsspannung am Board 33A (mit dIL) pro Phase, respektive 27A zur Laststromwandlung. Die FETs bleiben dabei unter 75°C, interessanterweise weniger als bei 750W Ausgangsleistung. Gruß Christian
Inzwischen laufen 2 Boards ohne Probleme mit nur minimalen Anpassungen. Bei 750W Ausgangslast und 11.5V Eingangsspannung liegt der Wirkungsgrad um 94-95%. Abschliessend werde ich die Projektdokumentation hier veröffentlichen: http://www.360customs.de/2019/03/ltc3784-1200w-polyphase-boost-converter/ Gruß Christian
So ganz nebenbei kannst du Materiel sparen, wenn du anstelle einer Spule, dh Boostwandlers, einen Trafowandler verwendest. Und eine ungerade Anzahl Pulse ist besser wie eine Gerade
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.