Hallo. Ich designe gerade ein Board mit einem FPGA und einigen aufgesteckten Modulen. Maximal 4 Steckplätze sind vorhanden. Diese "Steckkarten" brauchen einen Takt. Heißt: Alle die gleiche Clock, wobei skew egal ist. Es ist nur wichtig, dass es die selbe Frequenz ist. Die Frequenz ist variabel und wird vom FPGA erzeugt: 1MHz bis ~60 MHz. die Steckkarten haben alle recht große Abstände von einander, sodass ich ungern eine Leitung über das ganze Board kreuz und quer laufen lassen möchte. Die Gesamtlänge auf dem Basisboard wäre schätzungsweise > 15 cm zzgl. die Stichleitungen auf den Steckkarten. Leider habe ich nicht genügend Pins am FPGA frei, um zu jedem Modul eine eigene Point-to-Point Clock zu verlegen. Deswegen habe ich an ein Clock Buffer IC gedacht. Soetwas hier: http://www.ti.com/lit/ds/symlink/cdclvc1104.pdf Auf den Steckkarten ist der Clock-Eingang hochohmig (CMOS Input). Allerdings ist ein paralleler Terminierungswiderstand einlötbar. Mein Ansatz wäre jetzt die Clock vom FPGA in das Buffer/Fan-out IC zu routen und von dort aus über eine 50 Ohm Leitung mit Serienterminierung zu den Steckkarten zu gehen. Das müsste so klappen, oder? Meine eigentliche Frage ist, ob mir jemand Alternativen zur oben genannten IC Familie nennen kann. Ich finde diese nur bei Mouser/Digikey. Da ich demnächst sowieso eine Bestellung zu TME (tme.eu) schicke, wäre es schön, wenn ich ein alternatives IC hätte, was ich dort beziehen kann. Es muss nicht pinkompatibel sein. Das Board befindet sich noch im Design. Zusammengefasst: Clock-Verteilungs IC gesucht mit 4 Ausgängen (LVCMOS 3.3V) bis 60 MHz, das eine 50 Ohm Last treiben kann.
Wieso LVCMOS? Ich habe eigentlich keine bis wenig Ahnung, aber ich würde irgendetwas differentielles verwenden wie LVDS. Ich werde band den AD9508 https://www.analog.com/media/en/technical-documentation/data-sheets/AD9508.pdf verwenden. Da kommt ein LVDS Oszillator ran und die Ausgänge gehen an FPGA und alle weiteren Bausteine die einen Takt brauchen. Über SPI kann man dann vom FPGA aus auch die Takte einstellen. Der Stein hat einen Taktteiler und man kann noch die Phase einstellen und der kann auch CMOS wenn man es denn braucht. Edit: Du kannst den AD9508 natürlich auch mit einem Takt aus dem FPGA füttern und die Ausgänge dann als LVDS/CMOS weiterreichen. Und man kann den Stein auch mit einem CMOS Takt füttern, also ein FPGA Pin reicht. Das SPI muss man auch nicht bedienen wenn man keine IOs frei hat, man kann den auch über Widerstände einstellen. Aber gegen Pinmangel am FPGA gibt es IO-Expander.
:
Bearbeitet durch User
M. H. schrieb: > Mein Ansatz wäre jetzt die Clock vom FPGA in das Buffer/Fan-out IC zu > routen und von dort aus über eine 50 Ohm Leitung mit Serienterminierung > zu den Steckkarten zu gehen. Serienterminierung geht nicht bei Abgriffen entlang der Leitung. Es bleiben: - einzelne Punkt zu Punkt Verbindungen - das hattest du ausgeschlossen. - eine Terminierung am Anfang und Ende der Leitung mit hochohmigem Abgriff und mit maximal kurzen Stichleitungen.
HildeK schrieb: > einzelne Punkt zu Punkt Verbindungen - das hattest du ausgeschlossen. Genau das meinte er. Die Clock geht zu dem Buffer und von dort als Punkt-zu-Punkt-Verbindungen zu den einzelnen Einsteckkarten. Also jeder Buffer-Ausgang zu einer Einsteckkarte.
Gustl B. schrieb: > Die Clock geht zu dem Buffer und von dort als > Punkt-zu-Punkt-Verbindungen zu den einzelnen Einsteckkarten. Also jeder > Buffer-Ausgang zu einer Einsteckkarte. Ja. Wer lesen kann ... Was auch noch geht: Daisy chain. Setzt aber voraus, dass die Kartensteckplätze keine Lücken haben.
https://www.silabs.com/products/timing/buffers/any-format-clock-buffers Schau mal, ob Du da was passendes findest. fchk
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.