fifo mit eigenen takt

clocksyn schrieb:

> Ist es besser nur ein Takt
> zuverwenden und und den Zustand am Clock abzufragen? Dazu müsste der
> takt mindestens doppelt so groß sein.

Und wozu sollte das gut sein? Wenn Du die Daten schon clocksynchron 
geliefert bekommst, dann benutze diesen Clock als write-Clock für Deine 
Fifo. Dazu ist er da. Du willst den Takt doch sicher nicht als 
Datensignal einsamplen, oder?

> Dabei sehe ich
> aber die Schwierigkeit, dass die Datenpunkte zwischen den always blöcken
> unterschiedlicher clocks synchronisiert werden muss :/

Was sind Datenpunkte unud von welchen beiden always-Blöcken sprichts Du? 
Wenn Du eine synchrone Fifo implementieren willst, gibt es nur einen 
Clock. Wenn Du FPGA-intern einen anderen Clock hast als an der 
Schnittstelle nach außen, dann brauchst Du eine asynchrone FIFO mit zwei 
Clockdomains. Wenn man das unbedingt selbst schreiben will, nimmt man 
einen asynchronen Dualport-RAM mit entsprechender Logik drumherum. Oder 
man nimmt gleich einen fertigen FIFO-Core und bekommt die 
Synchronisation und das Handshake dazu geschenkt.

Nimm eine Dual Clock Fifo

Habe ich auch gemacht am FT2232H. 64kByte und funktioniert super. Ich 
bekomme dauerhaft knapp 40MByte/s. Aber ich verwende auch nur die 
Richtung vom FPGA zum PC.