mikrocontroller.net

Forum: FPGA, VHDL & Co. Xilinx Gigabit Transceiver als Frequenzteiler und PPL


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
Autor: Andreas S. (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

hat jemand von Euch schon einmal einen Gigabit-Transceiver (GTP, GTX, 
GTY, GTZ) eines FPGA von Xilinx dafür verwendet, ein einfaches externes 
Taktsignal herunterzuteilen?

In meiner konkreten Anwendung geht es darum, einen externen VCO (ca. 1,2 
GHz) mit einer PLL zu stabilisieren. Von dem Ausgangssignal des VCO 
sollen aber u.a. auch Takte für ein FPGA (Xilinx ARtix-7 o.ä.) 
abgeleitet werden, so dass mir die Idee kam, auf einen externen 
Vorteiler zu verzichten und einen GTP dafür zu missbrauchen. Für die 
Steuerspannung des VCO muss natürlich ein Phasendiskriminator realisiert 
werden, so dass man extern nur noch einen RC-Tiefpass oder DAC benötigt.

Autor: Tobias B. (Firma: www.elpra.de) (ttobsen) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Eine entsprechende niederfrequente und passende externe Referenzclock am 
GTP wirst du aber trotzdem brauchen. Macht es dann trotzdem noch Sinn 
einen GTP zu verwenden?

Prinzipiell wuerde ich sagen, dass da nichts dagegen spricht. Bedenken 
musst du nur, dass die GTP PLL deutlich weniger Teilerverhaeltnisse 
zulaesst als die MMCMs. Wenn man mit der Einschraenkung leben kann, ist 
es auf alle Faelle ein Versuch wert. Ist via Evalboard ja schnell 
getestet.

Autor: K. L. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Könnte mir jemand erklären, wo der Vorteil sein soll und wie das 
funktioniert? Diese Reveiver takten doch massiv schnelle Signale ein und 
parallelisieren sie zu geringen Takten runter. Wie soll damit eine 
Teilung erfolgen? Dann müsste der Receiver sich die Frequenz selber 
machen und zwar aus dem Datenstrom. Wazu dann eine Referenz?

Autor: Andreas S. (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Klaus E. schrieb:
> Könnte mir jemand erklären, wo der Vorteil sein soll und wie das
> funktioniert?

Der Vorteil bestünde in geringeren Materialkosten. Und die GTx-Blöcke 
besitzen ja auch eine PLL zur Taktrückgewinnung, die hier natürlich 
einfach den extern zugeführten Takt einsynchronisieren soll.

> Diese Reveiver takten doch massiv schnelle Signale ein und
> parallelisieren sie zu geringen Takten runter. Wie soll damit eine
> Teilung erfolgen?

Genau. Meine Hoffnung besteht ja darin, diese Seriell-Parallel-Wandlung 
als Frequenzteiler verwenden zu können.

> Dann müsste der Receiver sich die Frequenz selber
> machen und zwar aus dem Datenstrom. Wazu dann eine Referenz?

Es geht darum, dass ich einen bzw. zwei VCOs (1,2 GHz fest, 1,4-2,0 GHz 
variabel) in meinem Projekt habe. Bei einem der beiden soll nur die 
eingestellte Frequenz gemessen werden können und der andere soll durch 
eine PLL o.ä. synchronisiert werden. Externe Teiler sind recht teuer 
(~9€ pro Stück), und der von mir eigentlich präferierte 
1,2GHz-Quarzoszillator hat 10 Wochen Lieferzeit und soll 500€ pro Stück 
kosten. Und auf meinem FPGA gabe ich noch ungenutzte GTP.

: Bearbeitet durch User
Autor: -gb- (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Naja ob zu den 500€ noch 9€ dazukommen oder nicht ist doch nicht 
kriegsentscheidend?!
Ich verwende den AD9508, der kostet sogar etwas weniger.

Autor: Andreas S. (Firma: Schweigstill IT) (schweigstill) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
-gb- schrieb:
> Naja ob zu den 500€ noch 9€ dazukommen oder nicht ist doch nicht
> kriegsentscheidend?!

Ich will auf den teuren Quarzoszillator zugunsten eines billigen (~30 
EUR) VCO verzichten können. Und wenn ich einen VCO verwende, muss ich 
diesen in einer Regelschleife (PLL o.ä.) betreiben, um die benötigte 
Frequenzstabilität zu gewährleisten. Ich will aber die Regelung 
kurzzeitig (~10 ms) unterbrechen, um während bestimmter Messungen den 
VCO frei laufen zu lassen. Hierdurch kann ich Rauschen, das durch die 
PLL o.ä. entstehen kann, unterdrücken. In den Messpausen kann dann 
wieder die Frequenzregelung weiterlaufen. Bei dem zweiten VCO, der ja 
mit 1,4 GHz bis 2,0 GHz betrieben wird, will ich auch ausdrücklich keine 
PLL haben, sondern ihn in Messpausen fortlaufend kalibrieren (nicht 
justieren).

> Ich verwende den AD9508, der kostet sogar etwas weniger.

Vielen Dank für den Tipp. Der Baustein ist durchaus interessant. Mein 
derzeitiger Favorit wäre ansonsten der HMC988 von Hittite/AD.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.