Ich suche eine einfache Möglichkeit, die Messdaten von parallelen Wandlerkarten zu übertragen. Darauf enthalten sind mehrere uCs, die AD-Wandler auslesen. Die uCs übertragen parallel an einen FPGA und der macht LVDS mit 10b8 auf 8 Kanälen. Jeder Kanal kommt mit 640mbit netto. Daran gibt es nichts zu ändern. Für alle geplanten Karten braucht es insgesamt 10G brutto und etwas overhead. Es gibt nur eine Leitung. Hätte jemand einen Tip für eine Karte mit einem passenden FPGA und Transmitter? Der FPGA braucht "Links" nur 64x2 LVDS Eingänge.
Moin, Ja, klar. Wer bietet mehr? Beitrag "Abgesetzte Spannungsmessung" So, und ich muss jetzt unbedingt und dringend 500PetaByte/picosekunde Daten ueber einen nassen Schnuersenkel von 8km Laenge uebertragen. Und der muss beige/braun sein. Gruss WK
Muss es unbedingt Coax sein und warum eigentlich überhaupt SDI? Coax braucht recht teure Treiber-ICs, die Receiver-Equalizer für 12G sind noch teurer. Gebrauchte 10G SFP+ GBICs gibts fürn Appel ohne Ei.
Wie sieht denn diese eine Leitung die du zur Verfuegung hast im Detail aus? Wenn es wirklich 12G-SDI sein soll, dann kannst du dir mal von Xilinx das ZCU106 Eval Board anschauen. Das hat einen SDI Eingang und einen SDI Ausgang, jeweils bis 12G. IP Cores sind frei verfuegbar, wobei ich in deinem Fall mich nicht an SMTPE-425 halten wuerde, sondern was eigenes machen wuerde, passend zu meinem Problem. Lediglich den Scrambler wuerde ich beibehalten, damit dein Signal entsprechendes Spektrum besitzt und fehelrfrei durch die Driver/Equalizer Chips durchgeht. Kannst du mal etwas genauer spezifizieren was du genau fuer Rahmenbedingungen hast? Evtl. ist auch eine optische Uebertragung etwas fuer dein Problem.
Dergute W. schrieb: > Moin, > > Ja, klar. Wer bietet mehr? Moin, mein "Guter", eigentlich hatte ich deine Beiträge immer als hochqualitativ in Erinnerung, aber seit einigen Tagen kommst du mit Kommentaren um die Ecke, die stark an den Blaubär erinnern. Zuviel Oktoberfest gefeiert?
Hans schrieb: > Dergute W. schrieb: >> Moin, >> >> Ja, klar. Wer bietet mehr? > > Moin, mein "Guter", eigentlich hatte ich deine Beiträge immer als > hochqualitativ in Erinnerung, aber seit einigen Tagen kommst du mit > Kommentaren um die Ecke, die stark an den Blaubär erinnern. > > Zuviel Oktoberfest gefeiert? Naja GIGO - Prinzip, wer eine Frage Scheisse formuliert, kann nur Scheisse als Antwort erwarten. https://de.wikipedia.org/wiki/Garbage_In,_Garbage_Out Der TO soll mal seine Schnittstelle ordentlich spezifizieren, beispielsweise in dem er dies aus dem Datenblatt der ominösen µC extrahiert, von denen er so nebulös fabuliert. Damit geht er dann selbst in die Online Kataloge der bekannten FPGA-Evalboard Anbieter wie bspw. Trenz.. Wenn er da was gefunden hat, kann er das gerne hier präsentieren und nach Alternativ-Optionen fragen.
C. A. Rotwang schrieb: > Der TO soll mal seine Schnittstelle ordentlich spezifizieren, Was möchtest du denn noch wissen? Steht doch alles oben. Wie der FPGA die Daten nehmen muss, ist klar. Es geht protokolltechnisch um den Ausgang. Für den Eingang geht es nur die Anzahl der Pins. Da ist wenig zu finden.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.