12G-SDI-Ausgabe

Signalverarbeiter Gast #6006093
Lesenswert?
• ▲
▼ 
Ich suche eine einfache Möglichkeit, die Messdaten von parallelen 
Wandlerkarten zu übertragen. Darauf enthalten sind mehrere uCs, die 
AD-Wandler auslesen. Die uCs übertragen parallel an einen FPGA und der 
macht LVDS mit 10b8 auf 8 Kanälen. Jeder Kanal kommt mit 640mbit netto. 
Daran gibt es nichts zu ändern.

Für alle geplanten Karten braucht es insgesamt 10G brutto und etwas 
overhead. Es gibt nur eine Leitung.

Hätte jemand einen Tip für eine Karte mit einem passenden FPGA und 
Transmitter? Der FPGA braucht "Links" nur 64x2 LVDS Eingänge.
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Tobias B. (Firma: www.elpra.de) Persönliche Seite #6006846
Lesenswert?
• ▲
▼ 
Wie sieht denn diese eine Leitung die du zur Verfuegung hast im Detail 
aus?

Wenn es wirklich 12G-SDI sein soll, dann kannst du dir mal von Xilinx 
das ZCU106 Eval Board anschauen. Das hat einen SDI Eingang und einen SDI 
Ausgang, jeweils bis 12G.

IP Cores sind frei verfuegbar, wobei ich in deinem Fall mich nicht an 
SMTPE-425 halten wuerde, sondern was eigenes machen wuerde, passend zu 
meinem Problem. Lediglich den Scrambler wuerde ich beibehalten, damit 
dein Signal entsprechendes Spektrum besitzt und fehelrfrei durch die 
Driver/Equalizer Chips durchgeht.

Kannst du mal etwas genauer spezifizieren was du genau fuer 
Rahmenbedingungen hast? Evtl. ist auch eine optische Uebertragung etwas 
fuer dein Problem.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
C. A. Rotwang Gast #6008161
Lesenswert?
• ▲
▼ 
Hans schrieb:
> Dergute W. schrieb:
>> Moin,
>>
>> Ja, klar. Wer bietet mehr?
>
> Moin, mein "Guter", eigentlich hatte ich deine Beiträge immer als
> hochqualitativ in Erinnerung, aber seit einigen Tagen kommst du mit
> Kommentaren um die Ecke, die stark an den Blaubär erinnern.
>
> Zuviel Oktoberfest gefeiert?

Naja GIGO - Prinzip, wer eine Frage Scheisse formuliert, kann nur 
Scheisse als Antwort erwarten. 
https://de.wikipedia.org/wiki/Garbage_In,_Garbage_Out

Der TO soll mal seine Schnittstelle ordentlich spezifizieren, 
beispielsweise in dem er dies aus dem Datenblatt der ominösen µC 
extrahiert, von denen er so nebulös fabuliert. Damit geht er dann selbst 
in die Online Kataloge der bekannten FPGA-Evalboard Anbieter wie bspw. 
Trenz.. Wenn er da was gefunden hat, kann er das gerne hier präsentieren 
und nach Alternativ-Optionen fragen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren