Anfängerfragen zu einfachem Breakout PCB Design

Beim Gnd-Pad scheint noch eine Verbindung zu fehlen.

Und die anderen Polygon reichen zwei solcher Anbindungen. Die 
45°-gedrehten würde ich rausmachen.

Ansonsten ist es doch ok.

Wühlhase schrieb:
> Und die anderen Polygon reichen zwei solcher Anbindungen. Die
> 45°-gedrehten würde ich rausmachen.

Dem kann ich nur voll zustimmen. Zu gute Wärmebrücken erschweren die 
Lötarbeiten.

Lothar M. schrieb:
> Platziere diese Beschreibung doch in der unbenutzten Unterseite
> (z.B. ins unbenutzte Kupfer)

Guter Tipp. Man spart Kosten bei der Leiterplattenherstellung wenn der 
Beschriftungsdruck weg fällt.

Besten Dank für das Feedback :)

* Bzgl. Fluterei: Irgendwas ist beim Hochladen der Bilder schief 
gelaufen, da ist teilweise ein alter Stand zu sehen. Dort hatte ich erst 
die GND-Leitungen gezogen und dann geflutet. Da gab es dann ein paar 
komische kleine Lücken (sowie auch die bemängelten 45° GND Anbindungen). 
Ich habe dann die GND-Leitungen entfernt, dann hat es besser ausgesehen. 
Ich habe nun die korrekte Version der Bilder hochgeladen.
* Bzgl. fehlender GND-Anbindung des center pads: Das war Absicht. Im 
Datenblatt des Si7021 steht: "This pad is connected to GND internally. 
This pad is the main thermal input to the on-chip temperature sensor. 
The paddle should be soldered to a floating pad".
* Bzgl. Augenmensch: Stimmt ;-) Ich hatte mich gefragt wo die 
Pin-Beschriftung am besten hinkommt und hatte einen FTDI-Adapter und ein 
STM8L Evo Board neben mir liegen. Beim Evo Board ist die Beschriftung am 
Rand des Boards, die Pins sind also entsprechend nach innen eingerückt. 
Beim FTDI-Adapter sind die Pins am Rand und die Beschriftung innen, das 
fand ich hübscher. Allerdings ist dort der Platz eh vorhanden, bei mir 
ist der Platz nur wegen der Beschriftung da. Die Beschriftung auf der 
Rückseite zu platzieren ist eine gute Idee :)
* Bzgl. Löthinweis: Ja, ich weiß, siehe Hinweis Nr. 3 oben :)

Sebastian S. schrieb:
> Alle Leiterbahnen sind unnötig
> lang, nur weil Du die Texte gut lesbar, zwischen IC und Stecker,
> klatschen willst.

Warum sollte das unnötig sein? Vielmehr ist Schrift im Cu Mist da freie 
Potentiale damit unvermeidlich sind. Und Kosten sind völlig egal in 
diesem Fall, es ist ein Übungsprojekt und keine Großserie. Und selbst da 
ist der Preisunterschied vermutlich unwesentlich.

Dagegen ist es nicht verkehrt, wenn eine Platine vernünftig aussieht, 
ein Bestückungsdruck ist diesbezüglich meist vorteilhaft.

Ich würde C1 so nah wie möglich an U1 rücken.
Man kann auch noch die Leiterbahn zwischen C1 und U1 verbreitern.

Clemens L. schrieb:
> Chris schrieb:
>> Pullups für I2C würde ich eher auf dem Board sehen, das das Breakout
>> ansteuert, oder?
>
> Wenn du flexibel sein willst, könntest du zumindest Lötpads vorsehen.
> (Zur Not auch auf der Rückseite ...)

Wollte ich auch schreiben - zwei 0805-Gehäuse passen sicherlich noch, 
auf der Rückseite ist absolut OK, dann kannst du dir bei den zukünftigen 
Projekten aussuchen, welche Pullups du bestückst.

Ich würde ansonsten noch irgendeine Beschreibung draufpacken. Und wenn 
es nur Si702x-Breakout 2019-10-21 im Bestückungsdruck der Rückseite ist 
- sonst hast du in drei Jahren 20 solcher kleinen Platinchen herumliegen 
(gerade weil die Chinesen ja mindestens fünf liefern) und weißt nicht 
mehr, welche nun für welches IC war. Zugegeben, bei solchen einfachen 
Platinen kann man sich das wieder herleiten, aber muss ja nicht sein...

MfG, Arno

JLCPCB verlangt beim Panel-Service einen Aufpreis wenn die Boardgröße 
kleiner/gleich 15mm x 15mm ist. Ich habe das Board deswegen auf 16mm x 
16mm vergrößert. Jetzt passt natürlich alles auf die Vorderseite. Anbei 
der aktuelle Stand inkl. Pullups und Vias. Die Beschriftung sorgt zwar 
jetzt wieder für etwas unnötig lange Leitungen aber ich glaube das 
spielt hier keine große Rolle.

Hallo Chris

Die Bohrungen für das Verlöten des ICs, finde ich nicht so toll.
3x3 6-pin DFN mit ExposedPad lassen sich mit einem Lötkolben löten.
Das ExposedPad aber nur wenn es verlängert wird. Siehe Bild.

Wennst du den Si702XXX - Bauteil verwendest, dann lese bitte im 
Datenblatt
zB.:
If possible, avoid water or solvent rinses after touch-up. Cleaning 
after soldering is possible, but must be done carefully to avoid 
impacting the performance of the sensor. See “AN607: Si70xx Humidity 
Sensor
Designer’s Guide” for more information on cleaning.
Minimize the heating of the device. Soldering iron temperatures should 
not exceed 350 °C and the contact time per pin should not exceed five 
seconds.
Hot air rework is not recommended. If a device must be replaced, remove 
the device by hot air and solder a new part in its place by reflow 
following the guidelines above.

Für mich geht daraus hervor, dass man sehr vorsichtig mit dem Bauteil 
umgehen soll. Keine Heißluft, keine Reinigung, nicht lange löten. ;-)

mfg
Mike

Mike schrieb:
> Die Bohrungen für das Verlöten des ICs, finde ich nicht so toll.
> 3x3 6-pin DFN mit ExposedPad lassen sich mit einem Lötkolben löten.
> Das ExposedPad aber nur wenn es verlängert wird. Siehe Bild.

Hallo Mike,

besten Dank fürs Feedback! Mit den 6 Vias folge ich der Empfehlung eines 
anderen Foristen, der das bereits erfolgreich so umgesetzt hat (siehe 
Link bei Hinweis 3 im ursprünglichen Beitrag). Das Pad verlängern hatte 
ich auch schon überlegt, war mir aber unschlüssig ob auf einer oder auf 
beiden Seiten und ob das letztlich wirklich funktioniert. Ich denke ich 
werde einfach mehrere Varianten mal ausprobieren. Ich werde auch mal 
probieren welchen Einfluss es auf die Messwerte hat wenn man das pad 
einfach gar nicht anlötet.

Schöne Grüße
Chris

Hallo Chris

Mike schrieb:
> Die Bohrungen für das Verlöten des ICs, finde ich nicht so toll.

Tut mir leid, was ich nicht so toll finde habe ich nicht geschrieben.

Für mich schaut der IC so aus als hat er ein Exposed Pad d.h. der IC hat 
auf der Rückseite ein mittiges rechteckiges Pad(Anschluss).
Wenn jetzt die VIAs an der gleichen Stelle sich befinden, können 
Schlüsse entstehen.
Wennst du die VIAs außerhalb des IC platzierst und nahe an den Pads des 
ICs würde es gehen.
Diese Methode der Verlötung über Durchkontaktierungen kann ich aber 
nicht empfehlen.


mfg
Mike

Mike schrieb:
> Für mich schaut der IC so aus als hat er ein Exposed Pad d.h. der IC hat
> auf der Rückseite ein mittiges rechteckiges Pad(Anschluss).
> Wenn jetzt die VIAs an der gleichen Stelle sich befinden, können
> Schlüsse entstehen.

Sorry ich hab aus den Bildern nicht so schlüssig herausgefunden.

Chris schrieb:
> Mit den 6 Vias folge ich der Empfehlung eines
> anderen Foristen, der das bereits erfolgreich so umgesetzt hat (siehe

Ich hab den Beitrag jetzt gelesen.
Ja, 6 Vias für das Exposed Pad, habs jetzt.
Ich hab einmal ein 1mm Durchmesser-DK für solche Zwecke eingebaut.
Du könntest nur noch den Lötstopplack auf der Bot-Seite zwischen den 
VIAs entfernen.
mfg
Mike

Mike schrieb:
> Du könntest nur noch den Lötstopplack auf der Bot-Seite zwischen den
> VIAs entfernen.

Guter Punkt. Ich bin mir nicht sicher ob ich es richtig gemacht habe. 
Ich hab an der Stelle ein Rechteck auf B.Mask gemalt, Ergebnis siehe 
Anhang. So korrekt?

Chris schrieb:
> Guter Punkt. Ich bin mir nicht sicher ob ich es richtig gemacht habe.
Die Lötstopplackfreistellung ist richtig.

Es fehlt aber noch das Kupfer zwischen den VIAs auf der Bottom Seite.
Das würde mit Leiterbahnen oder Planes gehen.
Die VIAs benötigen sowieso unbedingt einen größeren Restring(Outer 
Annular Ring OAR) Wennst du dies mit Leiterbahnen machen möchtest, dann 
verwende
eine Leiterbahnbreite die dem Lochdurchmesser der VIAs plus 0.5mm hat.
Damit ist der OAR gleich 0.25mm. Die Leiterbahn dann mittig der VIAs 
verlegen. 4 Stück Leiterbahnen im Rechteck verlegen, siehe Bild.

LG
Mike

Ich würde die Platine größer machen und allen vier Ecken Bohrlöcher 
vorsehen, damit du dort Abstandshalter befestigen kannst und die Platine 
damit einen festen Stand hat.