Forum: FPGA, VHDL & Co. 10M02 Schema JTAG Probleme


Announcement: there is an English version of this forum on EmbDev.net. Posts you create there will be displayed on Mikrocontroller.net and EmbDev.net.
von FPGA (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen

Nun ich habe einen 10M02 144 Pin (single supply) eingesetzt.Leider kann 
ich diesen nun nicht JTAGEN.

Habe ich alles richtig gemacht:

Alle VCC +3.3V
Alle GND auf GND

14 TMS
16 TCK
17 TDI
18 TDO


Alle Jtag Signale direkt auf den USBblaster Stecker.

von User (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Du musst noch Vref am USB-Blaster anschließen auf 3.3V

von FPGA (Gast)


Bewertung
0 lesenswert
nicht lesenswert
User schrieb:
> Du musst noch Vref am USB-Blaster anschließen auf 3.3V

ist auf 3.3

von Ludwig V. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Sind die anderen "altera-" pins (config, config_done, usw.) richtig 
angeschlossen?

von FPGA (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ludwig V. schrieb:
> Sind die anderen "altera-" pins (config, config_done, usw.)
> richtig
> angeschlossen?

hmmm welche wie? Evtl. nicht.?

Nun lediglich 3.3V GND und JTAG sind in dem Sinne korrekt, der rest wird 
als IO benötigt.

von Ludwig V. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ich konnte keine POFs programmieren, weil
einer dieser Pins statt über einen Widerstand fest hochgezogen war. 
Schau doch mal in Dein .Pin file, da sind die als zb. Altera_config
gekennzeichnet (älteres Quartus16, vor-Intel Zeit). Im Datenblatt steht, 
wohin die
gezogen werden sollen.

von FPGA (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ludwig V. schrieb:
> Ich konnte keine POFs programmieren, weil
> einer dieser Pins statt über einen Widerstand fest hochgezogen war.
> Schau doch mal in Dein .Pin file, da sind die als zb. Altera_config
> gekennzeichnet (älteres Quartus16, vor-Intel Zeit). Im Datenblatt steht,
> wohin die
> gezogen werden sollen.

Sorry verstehe Bahnhof. Der genaue Typ ist 10M02SCE144I7G.

Das pinout file ist hier: 
https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/dp/max-10/10m02sc.pdf

Da steht nichts von pullup/pulldown

von Ludwig V. (Gast)


Bewertung
0 lesenswert
nicht lesenswert
Ich meine die Pins in der Spalte "configuration function".
Damit kann z. B. auch eingestellt werden, welches image nach dem Reset 
geladen wird.
Hat allerdings wahrscheinlich mit Deinem Problem nichts zu tun, wenn das 
FPGA das macht, was es soll, ist die Hürde ja schon überwunden. Die 
Beschreibung wohin die Pins normalerweise gezogen werden sollen steht im 
User manual. Und die Dateien, auf die ich mich bezogen habe, werden von 
Quartus beim Compilieren erzeugt. Da steht z. B. drin, welcher 
physikalischer Pin welcher Funktion zugeordnet ist.
Viel Erfolg, Grüße L.

von Pat A. (patamat)


Bewertung
0 lesenswert
nicht lesenswert
Ist JTAGEN auf high? Wenn nicht, dann ist JTAG disabled und die Pins 
TCK, TMS, TDI und TDO sind normale IOs.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.