Forum: Mikrocontroller und Digitale Elektronik Pull-Ups: Wohin damit?


von Fine Pitcher (Gast)


Lesenswert?

Hallo Leute,

ich habe einen FPGA mit 1,8V I/O und einige "Current Limiting Power 
Distribution Switches" ala MIC2005.

Um den Status "FAULT" des MIC2005 abzufragen, bedarf es einen Pullup, da 
er einen Open-Drain Output bereit stellt. Jetzt ist die 1,8V aber sehr 
lokal am FPGA geroutet und nicht quer über das PCB verlegt. Spricht 
etwas dagegen, den Pullup dicht am FPGA statt am MIC2005 vorzusehen - 
die Stecke der Leiterbahn ist insgesamt < 3cm. Das würde mir eine (bzw. 
durch den symmetrischen Aufbau des PCBs zwei)  ganze Lagen sparen, im 
meinem Fall hätte ich dann nur 6 statt 8 Lagen.

von Falk B. (falk)


Lesenswert?

Die Lage der allermeisten Pull-Up Widerstände ist unkritisch. Sie wirken 
so oder nur statisch bzw. bei derartig kleinen Frequenzen, bei denen der 
Wellenwiderstand und andere HF-Eigenschaften keine Rolle spielen.

von Chris K. (Gast)


Lesenswert?

Da spricht eigentlich nichts dagegen. Dabei wird es sich ja nicht um ein 
schnelles Signal handeln. Gut wäre wenn es ein direkter Weg für den 
Rückstrom zum FPGA auf der Masselage gibt.

von Dergute W. (derguteweka)


Lesenswert?

Moin,

Kannste denn die Pullups nicht direkt in die IO-Zellen des FPGA 
reinverlegen?

Gruss
WK

von Fine Pitcher (Gast)


Lesenswert?

Falk B. schrieb:
> Die Lage der allermeisten Pull-Up Widerstände ist unkritisch. Sie wirken
> so oder nur statisch bzw. bei derartig kleinen Frequenzen, bei denen der
> Wellenwiderstand und andere HF-Eigenschaften keine Rolle spielen.

Super, Danke für diese Auskunft. :)

Kannst du mir vielleicht auch sagen, ob man für nahezu Statische Signale 
wie ein Enable eine Serienterminierung vorsehen sollte? Bei schnellen 
Signalen (SPI o.Ä.) setze ich immer 22-47Ohm in Serie an den Sender. Bei 
Nahezu statischen Signalen wie einem Enable, der vielleicht alle paar 
Minuten mal schaltet wäre er meiner Einschätzung nach überflüssig, 
richtig?

von Fine Pitcher (Gast)


Lesenswert?

Dergute W. schrieb:
> Kannste denn die Pullups nicht direkt in die IO-Zellen des FPGA
> reinverlegen?

Stimmt, das müsste ich noch mal prüfen... Für einige diff. Busse kann 
man ja auch die Terminierung im Chip machen, warum dann nicht für 
Pullups. Das Prüfe ich gleich mal nach :)

Auch dafür Danke :)

von Falk B. (falk)


Lesenswert?

Fine Pitcher schrieb:
> Kannst du mir vielleicht auch sagen, ob man für nahezu Statische Signale
> wie ein Enable eine Serienterminierung vorsehen sollte?

Kommt darauf an.

> Bei schnellen
> Signalen (SPI o.Ä.) setze ich immer 22-47Ohm in Serie an den Sender. Bei
> Nahezu statischen Signalen wie einem Enable, der vielleicht alle paar
> Minuten mal schaltet wäre er meiner Einschätzung nach überflüssig,
> richtig?

Meistens schon. Denn was passiert im Extremfall, wenn das Enable-Signal 
am Empfänger ein wenig klingelt? Dann schaltet halt enable innerhalb 
einiger Dutzend Nanosekunden mehrfach ein/aus. Selbst wenn das ein 
schneller IC ist, reagiert der auf Enable etwas langsamer als auf seine 
Datensignale oder gar Takte. Es muss nur sichergestellt sein, daß der 
Datenverkehr nicht nach extrem kurzer Zeit auf ein stabiles 
Enable-Signal angewiesen ist. Sprich, wenn der erst nach ein paar 
Dutzend Nanosekunden beginnt, ist es unkritisch.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.