Gast
#6300258
Hallo Leute, ich habe einen FPGA mit 1,8V I/O und einige "Current Limiting Power Distribution Switches" ala MIC2005. Um den Status "FAULT" des MIC2005 abzufragen, bedarf es einen Pullup, da er einen Open-Drain Output bereit stellt. Jetzt ist die 1,8V aber sehr lokal am FPGA geroutet und nicht quer über das PCB verlegt. Spricht etwas dagegen, den Pullup dicht am FPGA statt am MIC2005 vorzusehen - die Stecke der Leiterbahn ist insgesamt < 3cm. Das würde mir eine (bzw. durch den symmetrischen Aufbau des PCBs zwei) ganze Lagen sparen, im meinem Fall hätte ich dann nur 6 statt 8 Lagen.