Gast
#6308909
Ich habe einen 32bit timer in vhdl auf einen spartan 3 implementiert. Die clock hat 100Mhz. Braucht man dafür timing constraints? Wenn ja welche?
|
Anzeige
|
100MHz 32bit timer
Gast
#6308909
Ich habe einen 32bit timer in vhdl auf einen spartan 3 implementiert. Die clock hat 100Mhz. Braucht man dafür timing constraints? Wenn ja welche? Timo schrieb: > Die clock hat 100Mhz. Braucht man dafür timing constraints? Wenn ja > welche? Du solltest dann diese Taktfrequenz als Constraint angeben. Denn ein Constraint ist ja dein Wunsch an die Toolchain. Ohne ein Constraint (= Einschränkung, Vorgabe, Zwang) von dir dürfte sie deinen Zähler ja beliebig langsam implementieren. Denn ohne Vorgabe für die Taktfrequenz ist dann die einzige Vorgabe von dir: implementiere mir den 32-Bit-Zähler!
Gast
#6308961
Timo schrieb: > auf einen spartan 3 implementiert Die Xilinx-ISE nutzt ja noch die übersichtliche Syntax: https://www.mikrocontroller.net/articles/UCF-Dateien
Gast
#6309575
Danke das hat geholfen und funktioniert wie erhofft. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|