Forum: FPGA, VHDL & Co. 100MHz 32bit timer


von Timo (Gast)


Lesenswert?

Ich habe einen 32bit timer in vhdl auf einen spartan 3 implementiert. 
Die clock hat 100Mhz. Braucht man dafür timing constraints? Wenn ja 
welche?

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Timo schrieb:
> Die clock hat 100Mhz. Braucht man dafür timing constraints? Wenn ja
> welche?
Du solltest dann diese Taktfrequenz als Constraint angeben. Denn ein 
Constraint ist ja dein Wunsch an die Toolchain. Ohne ein Constraint (= 
Einschränkung, Vorgabe, Zwang) von dir dürfte sie deinen Zähler ja 
beliebig langsam implementieren. Denn ohne Vorgabe für die Taktfrequenz 
ist dann die einzige Vorgabe von dir: implementiere mir den 
32-Bit-Zähler!

: Bearbeitet durch Moderator
von Duke Scarring (Gast)


Lesenswert?

Timo schrieb:
> auf einen spartan 3 implementiert

Die Xilinx-ISE nutzt ja noch die übersichtliche Syntax:
https://www.mikrocontroller.net/articles/UCF-Dateien

von Timo (Gast)


Lesenswert?

Danke das hat geholfen und funktioniert wie erhofft.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.