Hallo, ich möchte etwas ausprobieren und zwar möchte ich die kurzen Anodenimpulse eines Photomultipliers mit einem ADC erfassen und deren Höhe grob bestimmen. Wenn man diese kurzen Impulse verwendet, dann hat das den Vorteil, dass man zwei Zerfälle unterscheiden kann die zeitlich nah zusammen liegen. Die sind dann schön getrennt und ich kann den einzelnen Zerfällen Zeitstempel geben. Wie die Impulse aussehen sieht man im Anhang. Ich habe mir auch schon einen ADC rausgesucht, den HMCAD1511 https://www.analog.com/media/en/technical-documentation/data-sheets/hmcad1511.pdf . 8 Bit und bis zu 1 GSample/s. Jetzt habe ich dazu mehrere Fragen: 1. Wie macht man da die Eingangsbeschaltung? Ich habe schon viele Schaltungsvorschläge gesehen die sich teil mehr oder weniger unterscheiden. Ich kann das nicht einschätzen was davon besser und was schlechter ist. Bildchen im Anhang. Der Photomultiplier hat eine Elektronik dran, also Spannungsteiler für die Dynoden. Die Ausgangsimpedanz kenne ich nicht, aber ich vermute das sind ziemlich genau 50 Ohm, denn wenn ich den Ausgang am Oszi terminiere wird sie Spannung halbiert. Die Bildchen zeigen das Signal mit 50 Ohm Terminierung am Oszi Eingang. Sprich da kommt schon ordentlich Strom und ich brauche vermutlich keinen Diff Amp. Ich würde gerne DC entfernen, also AC Koppeln, gerne mit Transformer oder so dass auch gleich galvanisch getrennt ist. Die Bandbreite die ich benötige sind grob 200 MHz. Das Oszi kann 300 MHz und wenn ich intern die Bandbreite auf 200 MHz begrenze dann ändert sich nur sehr wenig am Signal wenn überhaupt. Wenn ich aber auf 100 MHz begrenze ändert sich die Pulsform deutlich. 2. Möchte ich ja die Höhe der Impulse grob bestimmen. Aber die Impulse sind sehr kurz, ich bekomme also nur sehr wenige Abtastpunke je Impuls und es ist unwahrscheinlich, dass ein Abtastpunkt das Maximum des Impulses getroffen hat. Gibt es da eine schöne elegante Möglichkeit aus wenigen Punkten das Maximum zu bestimmen? Weil ich das Signal bandbreitenbegrenzen möchte kann man das ja durch die Punkte wieder rekonstruieren. Aber gibt es eine Möglichkeit die Höhe zu bestimmen ohne das Signal rekonstruieren zu müssen? Mein Laien-Ansatz wäre die Abtastrate deutlich zu erhöhen indem ich die Abtastpunkte jeweils mehrmals wiederhole. Und dann würde ich das tiefpass filtern und auf < 1/2 der ursprünglichen Abtastrate begrenzen. Resultat wäre dann eine glattere Kurve mit deutlich mehr Punkten und davon würde ich dann den höchsten Punkt nehmen. Aber das ist eben rechenaufwändig. Vielen Dank!
Gustl B. schrieb: > Ich habe mir auch schon einen ADC rausgesucht, den HMCAD1511 > https://www.analog.com/media/en/technical-documentation/data-sheets/hmcad1511.pdf > . 8 Bit und bis zu 1 GSample/s. Analog ist schon einmal gut. Ich denke daran das Du die Eingangsbeschaltung gut mit LTspice entwickeln kannst. Ich würde mir auch die die unmittelbare Schaltung des Eval Kits anschauen. https://wiki.analog.com/resources/eval/hmcad15xx Ein Balun wäre wohl auch angeraten. Ferner würde ich in der Support Community die Beiträge zum HMCAD1511 mir mal anschauen. https://ez.analog.com/search?q=HMCAD1511 mfg klaus
Klaus R. schrieb: > Ich denke daran das Du die > Eingangsbeschaltung gut mit LTspice entwickeln kannst. Damit hatte ich schon in Multisim angefangen. Aber so wirklich verstehe ich nicht wo die Unterschiede oder besser deren Vor- und Nachteile sind. Klaus R. schrieb: > Ich würde mir > auch die die unmittelbare Schaltung des Eval Kits anschauen. Das hatte ich schon getan, aber das sieht für mich nicht sonderlich professionell aus. Die Schaltung aus Figure 3 passt nicht zu der tatsächlichen Schaltung auf Figure 5. Warum hat man eine andere Schaltung verwendet? Dann geht in der Schaltung in Figure 5 V_CM sowohl an die Mitte des Trafos als auch noch zusätzlich über Widerstände an die Signalleitungen zwischen Trafo und ADC. Warum macht man das? Ich habe das vorher noch nie gesehen. Am ehesten entspricht das doch der Schaltung oben aus dem Bildchen inp4. Dann steht unten unter Figure 5 "Analog Input Buffer" obwohl das ganz klar kein Buffer ist. Und im Layout, also das sind schnelle LVDS Paare, da hat man zwar den Längenausgleich beachtet, aber der Abstand der Leitungen zueinander ist alles andere als überall gleich. Gut, scheint ja zu funktionieren und könnte ich so übernehmen, ja, aber ich würde schon auch gerne die Designentscheidungen verstehen.
Gustl B. schrieb: > Klaus R. schrieb: >> Ich denke daran das Du die >> Eingangsbeschaltung gut mit LTspice entwickeln kannst. > > Damit hatte ich schon in Multisim angefangen. Aber so wirklich verstehe > ich nicht wo die Unterschiede oder besser deren Vor- und Nachteile sind. Na ja, LT wurde von Analog übernommen. In LTspice standen bisher die Modelle von LT zur Verfügung. Jetzt hat Analog nachgelegt. Gustl B. schrieb: > Die Schaltung aus Figure 3 passt nicht zu der tatsächlichen Schaltung > auf Figure 5. Warum hat man eine andere Schaltung verwendet? Die Schaltung aus Figure 3 hat keinen Übertrager sondern es soll wohl ein Wandler von asymmetrisch zu symmetrisch sein. Na ja. Ich würde da Figure 5 vorziehen. Dort hat man gleich eine Potentialtrennung. Gustl B. schrieb: > Dann geht in der Schaltung in Figure 5 V_CM sowohl an die Mitte des > Trafos als auch noch zusätzlich über Widerstände an die Signalleitungen > zwischen Trafo und ADC. Warum macht man das? Mit V_CM an die Mitte des Übertragers legt man das Ruhepotential des symmetrischen Signals fest. Die beiden 24 Ohm Widerstände sind Terminierungen. Gustl B. schrieb: > Und im Layout, also das sind schnelle LVDS Paare, da hat man zwar den > Längenausgleich beachtet, aber der Abstand der Leitungen zueinander ist > alles andere als überall gleich. Du meinst Figure 11, INP1 und INP3. Diese symmetrischen Teilstücke sollte man schon nach den Kriterien die für LVDS gelten auslegen. Aber selbst bei LVDS gibt es da Ausnahmen, z.B. wenn man beim FPGA nicht direkt an die äußeren Pins anlegen kann. Aber ich glaube, Du meinst nicht den analogen Input, sondern den digitalen Output. Hier muß man wohl die ganze Führung der LVDS - Paare betrachten. Zum einen gibt es den Längenabgleich innerhalb des Paares und den Längenabgleich zwischen den Paaren. Der Längenabgleich zwischen den Paaren ist in der Regel nicht ganz so kritisch. mfg Klaus
Klaus R. schrieb: > Ich würde da > Figure 5 vorziehen. Dort hat man gleich eine Potentialtrennung. OK, mit Potentialtrennung bedeutet also, dass du den GND in Figute 5 mit dem Schirm des Kabels verbinden würdest? Klaus R. schrieb: > Die beiden 24 Ohm Widerstände sind > Terminierungen. OK, ja macht Sinn. Klaus R. schrieb: > Du meinst nicht den analogen Input, sondern den > digitalen Output. Ja genau, ich meine die digitalen Ausgänge. Bisher habe ich gelernt und auch hier im Forum gesagt bekommen, dass man da möglichst einen konstanten Wellenwiderstand einhalten soll. Danach sieht das Layout nicht wirklich aus. Und dann hat ja mein Signal eine Amplitude von mehreren Volt. Mit 50 Ohm Terminierung noch ca. 5 Vpp. Das ist zu viel für den ADC. Wie verringere ich das denn? Also verwendet man dann einen Trafo mit unterschiedlichem Windungsverhältnis oder einen Spannungsteiler und wenn ja wo? Ausserdem würde ich gerne einen Tiefpass vor den Eingang des ADCs setzen wollen. Wo macht man das denn? Vor dem Transformator oder als differentiellen Tiefpass hinter den Trafo?
Jetzt bin ich dabei die Schaltung zu erstellen und in der Schaltung des Herstellers geht die Spannung eines Schaltreglers direkt an den ADC, auch an AVDD. Keine Filterung, nur ein paar kleine Kondensatoren. Gut, sind ja auch nur 8 Bits, finde ich aber trotzdem nicht sehr gut. Ich werde mit DCDC auf 2 V gehen und dann mit einem LDO nach 1.8 V.
:
Bearbeitet durch User
Gustl B. schrieb: > Und dann hat ja mein Signal eine Amplitude von mehreren Volt. Mit 50 Ohm > Terminierung noch ca. 5 Vpp. Das ist zu viel für den ADC. Wie verringere > ich das denn? Also verwendet man dann einen Trafo mit unterschiedlichem > Windungsverhältnis oder einen Spannungsteiler und wenn ja wo? Ich würde ein BNC Dämpfungsglied verwenden falls die Signalquelle nicht auch kleine Pegel liefern kann. https://de.rs-online.com/web/p/hf-dampfungsglieder/7122946/ Analog hat diesen RF Transformator verwendet. Der ist für 50 Ohm ausgelegt. Sekundär hast Du differenziell die 50 Ohm. Ich würde auch diesen Trafo nehmen. https://www.mouser.de/datasheet/2/1030/TC1-1-13M_2b-1701373.pdf Gustl B. schrieb: > Ausserdem würde ich gerne einen Tiefpass vor den Eingang des ADCs setzen > wollen. Wo macht man das denn? Vor dem Transformator oder als > differentiellen Tiefpass hinter den Trafo? wideband, 4.5 to 3000 MHz Genügt dies als Tiefpass? Einen Tiefpass um die 1 GHz zu realisieren würde ich nur erfahrenen HF - Fachleuten zutrauen. Selbiges gilt für Transformator und Dämpfungsglied. Wenn es funktioniert, dann kannst Du ja noch selber optimieren. Gustl B. schrieb: > Klaus R. schrieb: >> Du meinst nicht den analogen Input, sondern den >> digitalen Output. > > Ja genau, ich meine die digitalen Ausgänge. Bisher habe ich gelernt und > auch hier im Forum gesagt bekommen, dass man da möglichst einen > konstanten Wellenwiderstand einhalten soll. Danach sieht das Layout > nicht wirklich aus. Hast Du sch mal LVDS Leiterpaare geroutet? Für den Längenabgleich innerhalb des Paares muß man schon gelegentlich den Mäander einseitig ausführen. Aber zu diesem Thema gibt es so einige Dokus. Das einzige was da etwas aufstößt wäre der nötige Abstand zu anderen Objekten. Zum anderen ist Analog eine Top Marke. Die wissen garantiert was sie tun. Schade das sich hier noch keiner der Experten gemeldet hat. mfg Klaus
Gustl B. schrieb: > in der Schaltung des > Herstellers geht die Spannung eines Schaltreglers direkt an den ADC, > auch an AVDD. Keine Filterung, nur ein paar kleine Kondensatoren. Gut, > sind ja auch nur 8 Bits, finde ich aber trotzdem nicht sehr gut. > Ich werde mit DCDC auf 2 V gehen und dann mit einem LDO nach 1.8 V. Hört sich doch gut an. Es kommt hierbei auf ein sauberes Layout an. > Keine Filterung, nur ein paar kleine Kondensatoren. Das sind dann sicher SMD KerKos. Das Störungen bis weit in den 100 MHz Bereich gehen ist zwar möglich, aber dazu sind eben Kombinationen wie 10µF//1µF//100nF//10nF hilfreich. Die Wirkung kann man wieder gut mit LTspice testen. Modelle gibt es bei Murata und Kermet. mfg Klaus
Klaus R. schrieb: > Ich würde ein BNC Dämpfungsglied verwenden falls die Signalquelle nicht > auch kleine Pegel liefern kann. Kann sie nicht, aber ja, ist eine Option. Klaus R. schrieb: > Ich würde auch > diesen Trafo nehmen. Danke! Klaus R. schrieb: > wideband, 4.5 to 3000 MHz > > Genügt dies als Tiefpass? Nun, der ADC tastet mit 1 GSample/s ab. Ich möchte das Signal auf 300 MHz oder so begrenzen. Auf jeden Fall brauche ich mehr wie 200 MHz, möchte aber auf kleiner als F_sample/2 beschränken. Klaus R. schrieb: > Wenn es funktioniert, dann kannst Du > ja noch selber optimieren. Ja, aber jede Optimierung kostet mich als Hobbybastler auch Geld. So eine Platine wird nicht ganz günstig. Dafür kann ich aber auch viel dabei lernen. Klaus R. schrieb: > Hast Du sch mal LVDS Leiterpaare geroutet? Ja, für USB3 und HDMI. Also da habe ich keine allzugroßen Bedenken, eben beim Analogteil. Klaus R. schrieb: > Hört sich doch gut an. Es kommt hierbei auf ein sauberes Layout an. Danke! Klaus R. schrieb: > Das sind dann sicher SMD KerKos. Jap. Wie man das filtert weiß ich auch, mich wundert nur, dass AD das nicht macht. Klaus R. schrieb: > Schade das sich hier noch keiner der Experten gemeldet hat. Tja. Ich fände das ja mal schön, wenn Profis hier im Forum etwas designen und den ganzen Prozess nachvollziehbar machen. Mir als Laie geht es so, dass ich Handreichungen lesen kann in denen alles sehr genau genommen wird. Und dann kann ich mir Hardware angucken bei der dann oft einige Details irgendwie hingeschludert oder zumindest nicht wie in der Handreichung aussehen. Und da würden mich die Überlegungen von Profis schon interessieren. Ich will also nicht ein Kochrezept wie dieses Trafo Frontend das ich nachbaue und dann irgendein Ergebnis bekomme, sondern ich wüsste gerne wieso man sich für diese Schaltung entschieden hat und ob das mit minimal mehr Kosten/Aufwand vielleicht noch deutlich besser ginge. Noch ne Frage zur Terminierung: Ein 50 Ohm Trafo bedeutet doch, dass das Signal von Quelle bis hinter den Transformator eine Impedanz von 50 Ohm sieht? Daher funktioniert das auch, wenn erst hinter dem Trafo vor dem ADC terminiert wird. Hier https://www.analog.com/en/analog-dialogue/articles/transformer-coupled-front-end-a-d-converters.html wird vor dem Transformator terminiert. Ich finde das seltsam wenn ich das Tiefpassfilter berechnen soll. Wenn ich das Filter vor der Terminierung einbaue, dann kann ich das auf 50 Ohm auslegen. Wenn ich aber vor dem Trafo und vor dem Filter zwischen Trafo und ADC terminiere, welche Impedanz habe ich dann für das Filter?
:
Bearbeitet durch User
Gustl B. schrieb: > Und da würden mich die Überlegungen von Profis > schon interessieren. Ich will also nicht ein Kochrezept wie dieses Trafo > Frontend das ich nachbaue und dann irgendein Ergebnis bekomme, sondern > ich wüsste gerne wieso man sich für diese Schaltung entschieden hat und > ob das mit minimal mehr Kosten/Aufwand vielleicht noch deutlich besser > ginge. In diesen Frequenzbereichen findet man meist nur Amateurfunker die das als Hobby betreiben. Analog wird sicher pragmatisch an die Schaltung herangegangen sein. Man will ja das die Kunden es nachbauen können. Insofern ist das eine gute Richtschnur. Gustl B. schrieb: > Nun, der ADC tastet mit 1 GSample/s ab. Ich möchte das Signal auf 300 > MHz oder so begrenzen. Auf jeden Fall brauche ich mehr wie 200 MHz, > möchte aber auf kleiner als F_sample/2 beschränken. Mit Filter in dem Frequenzbereich wäre ich ganz vorsichtig. Jeder KerKo hat eine Resonanzfrequenz. Und eine Induktivität ebenfalls. Ohne LTspice und Modellen von KerKo und Induktivität würde ich da nichts machen. Vielleicht könnte man alternativ ein Bead zum Filtern nutzen. Die CBF Typen haben bei 100 MHz Impedanzen ab 5 Ohm. Die CBF-HF Typen fangen bei 100 MHz schon mit 180 Ohm an. Das wäre in diesem Fall wohl zuviel des Guten. https://www.we-online.com/catalog/en/WE-CBF/ Hier kannst Du Dir die Diagramme zum Bead anschauen. Das Datenblatt und ein Modell für LTspice gibt es auch. https://redexpert.we-online.com/redexpert/#/module/1/selecteditems/7427927310/productdata/=7427927310 Wenn Du in RedExpert nicht sofort rein kommst, anmelden muß man sich nicht, wähle "ohne Anmeldung" und bestätige die Bedingungen. Gustl B. schrieb: > Wenn ich > aber vor dem Trafo und vor dem Filter zwischen Trafo und ADC terminiere, > welche Impedanz habe ich dann für das Filter? Differenziell 50 Ohm. mfg Klaus
:
Bearbeitet durch User
Klaus R. schrieb: > Man will ja das die Kunden es nachbauen können. > Insofern ist das eine gute Richtschnur. Dann mache ich das mal. Klaus R. schrieb: > Ohne LTspice > und Modellen von KerKo und Induktivität würde ich da nichts machen. OK. Naja, ich kann ja mal ein paar Footprints ins Layout einbauen und dann eben nicht bestücken. Zum Ausprobieren eben. Klaus R. schrieb: > Vielleicht könnte man alternativ ein Bead zum Filtern nutzen. Gar nicht schlecht. Muss ich mir mal angucken. Klaus R. schrieb: > Wenn Du in RedExpert nicht sofort rein kommst Funktioniert und vielen Dank für den Tipp! Klaus R. schrieb: > Differenziell 50 Ohm. OK das ist gut, dann kann ich also ein differentielles Filter ausrechnen und mal mit layouten. Das ist ja auch auf dem Eval Board so gemacht worden, da ist auch ein Tiefpass aber teilweise unbestückt. Und ich habe jetzt erst bemerkt, dass der Mittenabgriff vom Trafo auch nicht verbunden ist.
Gustl B. schrieb: > ich möchte etwas ausprobieren und zwar möchte ich die > kurzen Anodenimpulse eines Photomultipliers mit einem > ADC erfassen und deren Höhe grob bestimmen. Das ist vor einiger Zeit schonmal hier diskutiert worden, und ich finde es in der Zwischenzeit immer noch nicht sinnvoller... :) > Wenn man diese kurzen Impulse verwendet, dann hat das > den Vorteil, dass man zwei Zerfälle unterscheiden kann > die zeitlich nah zusammen liegen. Die sind dann schön > getrennt und ich kann den einzelnen Zerfällen Zeitstempel > geben. Sicher -- aber um die Zeitpunkte der Zerfälle zu bestimmen, muss man die Höhe nicht (genau) erfassen. Wenn man aber aufgrund der Zeitstempel schon weiss , dass sich zwei Impulse überlagern, kann man die Gauss-Impulse auch nachträglich rechnerisch trennen. Jedes zuverlässig beherrschbare technische System ist ein Kompromiss. Ich würde zweikanalig Messen -- Zeit und Fläche getrennt. Außerdem wäre zu klären, was der PMT macht, wenn während der steigenden "Flanke" nach der Lawine ein zweiter Puls folgt, ohne dass sich alle Spannungen und Ladungen schon wieder stabilisiert haben. Soll heißen: Es ist sinnlos, in der Auswertung Impulse zu trennen, die schon der Detektor nicht korrekt trennt.
Moin, ja ich hatte vor einiger Zeit schon etwas diskutiert, aber das war eine andere Baustelle. Das waren Impulse aus einem Germaniumdetektor mit einer Länge von mehreren us. Also grob Faktor 1000 länger. Richtig, bei den schnellen Impulsen könnte ich auch die Zeitstempel getrennt messen. Also die Höhe dann aus der Überlagerung herausholen. Das sieht für mich aber kompliziert aus bis unmöglich. Hier geht es um aufeinanderfolgende Zerfälle innerhalb einer us. Da ist das geformte Signal so eines Doppelimpulses nicht wirklich als Doppelimpuls zu erkennen sondern sieht aus wie auch Einzelimpulse. Nur das Anodensignal mit den kurzen Impulsen zeigt die schön getrennt. Weil die Energieauflösung nicht so hoch sein muss bei dem PMT kann ich das also mit einem schnellen ADC mit wenigen Bits machen.
Jetzt möchte ich die Schaltung der Eval Hardware nachbauen aber ... der Transformator TC1-1-13M+ wird von Mouser nicht nach Deutschland verkauft. Welchen Transformator könnte ich denn sonst verwenden? Der sollte von wenigen MHz bis mindestens 300 MHz durchlassen. Edit: Es gibt natürlich noch andere Transformatoren wie den hier: https://www.mouser.de/datasheet/2/249/ETC1-1-13-335562.pdf Da ist als typische Anwendung das gezeichnet wie das Bild trans_app im Anhang. Kann man den trotzdem so verwenden wie im Schaltplan (Anhang) gezeichnet? Ich vermute ja, aber ich weiß nicht ob dann noch die Impedanz passt, vielleicht sind die 50 Ohm die bei dem Modell angegeben sind nur dann garantiert wenn man ihn so verbaut wie im Datenblatt beschrieben. Edit2: Bei höheren Frequenzen gibt es wenige 1:1 Transformatoren. Wenn ich da jetzt einen 1:4 (Impedance ratio) verwende, dann habe ich primär 50 Ohm der Quelle und am Ausgang habe ich doch dann 200 Ohm? Ich muss also zwischen sekundärer Seite und ADC auch mit 200 Ohm terminieren? Muss ich auch vor der primären Seite die 50 Ohm terminieren? Im der Schaltung (Anhang) wird das so gemacht. Edit3: Und dann haben Transformatoren https://www.mouser.de/datasheet/2/597/wbc-463492.pdf ja eine schöne Kurve im Frequenzverlauf. Die sieht aus wie ein Bandpass. Kann man also so einen Transformator am Eingang auch als Bandpass verwenden? Ich würde mir dann einen Transformator aussuchen der schön den Frequenzbereich durchlässt den ich benötige. Ausserdem haben die einen Insertion Loss, also eine Dämpfung. Weil meine Quelle ja einen höheren Pegel hat als der ADC benötigt/verarbeiten kann, brächte ich zusätzlich einen Attenuator. Kann ich den Trafo mit seinem Insertion Loss gleich auch als Dämpfungsglied verwenden? Das würde nämlich die Bauteile deutlich reduzieren wenn der Trafo Bandpass und Dämpfung übernimmt. Danke!
:
Bearbeitet durch User
Gustl B. schrieb: > Jetzt möchte ich die Schaltung der Eval Hardware nachbauen aber ... der > Transformator TC1-1-13M+ wird von Mouser nicht nach Deutschland > verkauft. Guckst du hier: https://www.box73.de/product_info.php?products_id=1545 Arno
Wunderbar, Danke! Aber nach welchen Kriterien wählt man den Transformator aus? Ich brauche vermutlich ein Dämpfungsglied und einen Tiefpass mit ca. 300 MHz -3 dB. Wenn ich also bei Wahl eines geeigneten Transformators den Tiefpass gratis dazu bekomme, dann wäre das doch sinnvoll? Oder sollte man Transformatoren nicht als Tiefpass verwenden weil die schlechtere Eigenschaften haben als ein RC/LC Tiefpass? Ich habe jetzt die Schaltung im Anhang. Das ist zuerst ein Pi Attenuator, dann ein Tiefpass, die Terminierung, AC-Kopplung, Transformator, Terminierung und DC-Offset mit V_CM und dann noch ein RC-Tiefpass den auf dem Eval Board aber nicht komplett bestückt ist. Wenn ich mir da den Tiefpass sparen könnte weil ich einen Transformator verwende der nur bis 300 MHz durchlässt wäre das fein. Ausserdem: Passt die Schaltung so als galvanische Trennung? Ich würde sagen ja, bin mir aber nicht 100% sicher. Bonusfrage^^: Wenn ich das jetzt so layoute und dann feststelle, dass ich den Tiefpass nicht brauche, ist das schlimm? Also mache ich mir etwas kaputt wenn ich dann einfach die 3 Kondensatoren nicht bestücke und die Spulen durch 0 Ohm Widerstände ersetze? Weil dann könnte ich das ja einfach so mal ausprobieren.
:
Bearbeitet durch User
Egon D. schrieb: > Gustl B. schrieb: > >> ich möchte etwas ausprobieren und zwar möchte ich die >> kurzen Anodenimpulse eines Photomultipliers mit einem >> ADC erfassen und deren Höhe grob bestimmen. > > Das ist vor einiger Zeit schonmal hier diskutiert worden, > und ich finde es in der Zwischenzeit immer noch nicht > sinnvoller... :) Dass ich mal eine Schaltung für PMT-Auswertung gesehen habe, ist mehr als 40 Jahre her und meine Erinnerung daran getrübt. Wenn ich mir aber das Funktionsprinzip vor Augen halte, dann ist eine kontinuierliche Abtastung der Pulsform unnötig, sie bringt keine zusätzliche Information. Entweder hat man eine rasche Folge von Photonen, dann misst man nicht einzelne Impulse, sondern den Ausgangsstrom. Oder man möchte Einzelphotonen-Erfassung. Dann ist die Impulsform eine Eigenschaft des Photomultipliers in Verbindung mit der angeschlossenen Last. Die Impulshöhe ist eine Funktion der Photonen-Energie. Man benötigt also einen Spitzenwertgleichrichter zur Erfassung der Impulshöhe und einen Flankendetektor zur Erfassung des Zeitpunkts. Bevor ich das ganz anders mache, würde ich versuchen, Unterlagen über die Schaltungstechnik kommerzieller Geräte zu finden. Mein Ansatz wäre jedenfalls wie geschildert.
Vielen Dank! Und genau so macht man das auch üblicherweise. Du hast auch Recht, die Impulsform hängt tatsächlich nicht von der Zerfallsart ab oder zumindest nicht deutlich genug. Aber diese Peak Hold Schaltungen zusammen mit einem langsamen ADC sind eben zu langsam. Man kann entweder ohne ADC nur die Zeiten von zwei aufeinanderfolgenden Impulsen bestimmen. Oder man kann mit einem langsamen ADC die Höhe des Summenimpulses bestimmen. Das gaht auch beides gleichzeitig, aber man bekommt damit nicht die Höhe beider Impulse getrennt. Normalerweise braucht man das auch nicht. Hier geht es aber um Proben bei denen nur sehr wenige Zerfälle von Interesse sind. Die gehen ziemlich im Umgebungsrauschen trotz Bleiburg unter. Und um diese Impulse trotzdem herausfiltern zu können (oder alle anderen Impulse wegzuwerfen) ist es wichtig die Impulshöhen zu bekommen. Dann weiß man nämlich die Energie eines Impulses und kann dann sagen wenn diese Energie > Minimum und < Maximum, dann werden alle nachfolgenden Impulse > minimaler Zeitabstand < maximaler Zeitabstand (also im Zeitfenster) gezählt. Aber selbst wenn am Ende keine besseren Messergebnisse herauskommen sollten, so habe ich mit der Bastelei trotzdem was gelernt, hoffentlich. Ich möchte das also einfach mal ausprobieren.
Gustl B. schrieb: > Vielen Dank! Und genau so macht man das auch üblicherweise. Du hast auch > Recht, die Impulsform hängt tatsächlich nicht von der Zerfallsart ab > oder zumindest nicht deutlich genug. > > Aber diese Peak Hold Schaltungen zusammen mit einem langsamen ADC sind > eben zu langsam. > Und deshalb wäre aus meiner Sicht die Lösung ein Peak Detector mit einem schnellen ADC, getriggert vom Flankendetektor. Sobald der ADC den Wert gesampelt hat, wird der Peak Detector wieder zurückgesetzt. Das ist sicher schaltungstechnisch anspruchsvoll, dafür dann aber auch genau, sowohl in der Zeit- als auch in der Amplitudenauflösung. Es sollte außerdem gut zu simulieren sein, sodass man zwar einige Entwicklungsarbeit hineinstecken muss, dann aber auch weiß, was man hat. Nachdem das Problem eigentlich klar beschrieben ist, würde ich es so und damit richtig machen, und nicht eine Lösung, von der man von vornherein weiß, dass sie ungenaue Ergebnisse liefert.
Wie schnell sind denn so Peakdetektoren? Kommt man da auf wenige 10 ns runter? Dieter R. schrieb: > dass sie ungenaue Ergebnisse liefert. Wieso ungenau? Klar, das sind nur 8 Bits, aber die reichen hier völlig aus. Die Impulshöhe wird nur benötigt um die Zerfallsart zu unterscheiden.
Gustl B. schrieb: > Man kann entweder ohne ADC nur die Zeiten von zwei > aufeinanderfolgenden Impulsen bestimmen. Oder man > kann mit einem langsamen ADC die Höhe des > Summenimpulses bestimmen. Das gaht auch beides > gleichzeitig, aber man bekommt damit nicht die Höhe > beider Impulse getrennt. Das sehe ich deutlich anders. Ein gewisser Johnny (wenn ich mich recht erinnere) hat hier vor längerer Zeit mal diverse Verbesserungsideen zu dem Konzept mit Pulsformung und langsamer Abtastung (Soundkarte) diskutiert. Vorausgesetzt wurde seinerzeit aber, dass NUR der Kanal mit den sich u.U. überlappenden Gaussimpulsen zur Verfügung steht. Die rechnerische Impulstrennung sieht aber ganz anders aus, wenn man zusätzlich noch die Information hat, dass ein bestimmter Impuls aus der Überlagerung von zwei Zerfällen besteht, die zeitlich genau bekannt sind. Witzig würde ich mir z.B. einen schnellen Zeitkanal mit acht 4bit-Wandlern vorstellen, die (zeitversetzt) mit 8 x 125MSps arbeiten (=gesamt 1GSps); dazu dann ein langsamer(er) Energiekanal mit mindestens 12bit.
Gustl B. schrieb: > Normalerweise braucht man das auch nicht. Hier geht es aber um Proben > bei denen nur sehr wenige Zerfälle von Interesse sind. Die gehen > ziemlich im Umgebungsrauschen trotz Bleiburg unter. Dann kühle den PMT mal anständig, damit sein Rauschen runter geht.
Dieter R. schrieb: > Und deshalb wäre aus meiner Sicht die Lösung ein Peak > Detector mit einem schnellen ADC, getriggert vom > Flankendetektor. Funktioniert m.E. nicht -- die meisten schnellen ADCs sind Pipeline-Wandler, die keinen Einzelschuss machen können.
Dieter R. schrieb: > Man benötigt also einen Spitzenwertgleichrichter zur > Erfassung der Impulshöhe und einen Flankendetektor > zur Erfassung des Zeitpunkts. Hast Du mal versucht, mit einem Spitzenwertgleichrichter tatsächlich etwas genau zu messen? Wir haben das durch -- nie wieder. Muss man nicht haben.
Egon D. schrieb: > Witzig würde ich mir z.B. einen schnellen Zeitkanal mit > acht 4bit-Wandlern vorstellen, die (zeitversetzt) mit > 8 x 125MSps arbeiten (=gesamt 1GSps); dazu dann ein > langsamer(er) Energiekanal mit mindestens 12bit. Gut, aber das brauchen wir nicht. Wir messen gleichzeitig mit einem Germaniumdetektor und einem PMT eine Probe. Für die Zerfälle die uns interessieren bekommen wie über den Germaniumdetektor eine gute Energieauflösung. Die Signale vom PMT dienen nur der Filterung und da reichen 8 Bits locker. Wolfgang schrieb: > Dann kühle den PMT mal anständig, damit sein Rauschen runter geht. Ähm ... das ist nicht das Rauschen des PMT sondern die Umgebungsstrahlung. Wenn in der Probe das zu messende Isotop teilweise weniger als einen Zerfall je Minute liefert, dann ist die natürliche Hintergrundstrahlung und die Höhenstrahlung deutlich stärker. Aber egal, wie auch immer, ich möchte das mit dem schnellen ADC zumindest mal probieren. Und da würde ich mich über Hilfe zur Eingangsbeschaltung freuen.
Gustl B. schrieb: > Ähm ... das ist nicht das Rauschen des PMT sondern die > Umgebungsstrahlung. Der Dunkelstrom des PMT wird sich aber nicht ganz weg diskutieren lassen. Gekühlte Photon-Counting PMTs helfen da schon? Und wenn das Abschirmblei nicht richtig alt ist, erzeugt das selber auch eine Hintergrundstrahlung. ;-) Höhenstrahlung wird zu einem großen Teil als Schauer runterkommen, d.h. ein zweiter, optisch getrennter PMT müsste den Schauer auch sehen, so dass man über Koinzidenz filtern kann.
Ne ich meine nicht das kleine Spannungsrauschen sondern wirklich sichtbare schöne Impulse die aber eben nicht aus der Probe kommen. Das Blei ist alt, also aus einer Zeit vor den Atombombentests und das Gestell ist aus Stahl von alten Schiffswracks, ebenfalls also sehr alt. Aber so ist das eben, man bräuchte ein paar Meter Erde drüber, wird auch von manchen Laboren so gemacht. Haben wir hier aber nicht. Es bleibt die Filterung nach Zeit und Energie. Koinzidenz wird ja auch gemacht, das hilft schon enorm. Im Grunde funktioniert das ja auch alles aber mit dem schnellen ADC könnte es noch etwas einfacher sein und ich habe ein Bastelprojekt.
Gustl B. schrieb: > > Nun, der ADC tastet mit 1 GSample/s ab. Ich möchte das Signal auf 300 > MHz oder so begrenzen. Auf jeden Fall brauche ich mehr wie 200 MHz, > möchte aber auf kleiner als F_sample/2 beschränken. Lass den Filter weg. Der verschwendet nur wertvolle Bandbreite. Dein Sensor hat keine Bandbreite, die so hoch ist, andere hochfrequente Störungen hast du ja nicht. > Noch ne Frage zur Terminierung: > Ein 50 Ohm Trafo bedeutet doch, dass das Signal von Quelle bis hinter > den Transformator eine Impedanz von 50 Ohm sieht? Daher funktioniert das > auch, wenn erst hinter dem Trafo vor dem ADC terminiert wird. Einen 50 Ohm Trafo gibt es nicht. Der Trafo macht immer eine Impedanztransformation. Das ist einfach eine verkürzte Schreibweise für "ich habe keine Ahnung, aber 50 Ohm stimmen bei >100MHz immer". > Wenn ich das Filter vor der > Terminierung einbaue, dann kann ich das auf 50 Ohm auslegen. Wenn ich > aber vor dem Trafo und vor dem Filter zwischen Trafo und ADC terminiere, > welche Impedanz habe ich dann für das Filter? Ohne sehr gut definierte Impedanzen kannst du bei den Frequenzen kein Filter bauen. Du brauchst an beiden Enden 50 Ohm. Genauso für den Trafo, der hat ja einiges an Kapazität. Du musst das Ergebnis mit einem Netzwerkanalyzer ausmessen, sonst weisst du nicht, was das Ding wirklich tut. Generell bin ich von den Konzept mit dem schnellen ADC nicht überzeugt, wobei ich mich mit dem Thema nicht beschäftig habe. Zu viel Rauschen und viel Aufwand für wenig Nutzen. Wenn das nur einzelne Impulse sind, kommt mir ein Integrator in den Sinn, dessen Ausgang man mit gemütlichen 10 MHz mit sehr viel weniger Rauschen abtasten kann.
Ich verstehe ein paar Dinge bei dem ganzen Konzept nicht. 1. Wieso bei unipolaren Impulsen eine Trafokopplung? Das Signal wird dadurch verzerrt, besonders kritisch wird es bei den (ja wohl Ziel der Aktion darstellenden) rasch aufeinander folgenden Doppelpulsen (@ Udo K.: es sind nicht nur Einzelimpulse, sondern Doppelimpulse, deren Zeitabstand und jeweilige Impulshöhe bzw. Integral von Interesse ist - soweit ich es verstanden habe). 2. Wieso überhaupt ein selbstgebauter AD-Wandler? Oszilloskope mit 8 Bit, 1 GSample/s Abtastrate, großem Speicher und PC-Schnittstelle gibt es für ein paar Hundert Euro. Der Programmieraufwand, um die Daten in ein Rechnerprogramm zu übernehmen, beschränkt sich auf wenige Codezeilen. Was soll die Eigenentwicklung mehr und besser können? 3. Wenn man mehr Geld in die Hand nimmt, aber immer noch weniger als eine Eigenentwicklung, kommt man auch über 1 GSample/s und die eingangs erwähnte Befürchtung, die Abtastrate könnte ungenügend sein, relativiert sich weiter.
:
Bearbeitet durch User
Udo K. schrieb: > Einen 50 Ohm Trafo gibt es nicht. Der Trafo macht immer > eine Impedanztransformation. Naja, hier in der Liste ist aber viel von 50 Ohm und es gibt auch einne Impedance Ratio https://www.minicircuits.com/WebStore/Transformers.html Udo K. schrieb: > sonst weisst du nicht, was das Ding wirklich tut. Richtig. Ich kann aber im Layout die Bauteile mal hinsetzen und dann bei der Bestückung ausprobieren oder eben nicht bestücken oder mit 0 Ohm Widerständen. Dieter R. schrieb: > 1. Wieso bei unipolaren Impulsen eine Trafokopplung? Das Signal wird > dadurch verzerrt, Ja richtig, daher habe ich ja den Thread aufgemacht. Lies mal den ersten Beitrag. Ich bin nicht auf Trafo festgelegt, aber bisher kam daran keine Kritik und es wurde auch nichts Gegenteiliges empfohlen. Auf dem Eval Board des ADCs sind auch Transformatoren. Wenn du mir eine bessere Eingangsschaltung vorschlägst und auch begründest warum die besser ist dann verwende ich natürlich keinen Trafo. Dieter R. schrieb: > 2. Wieso überhaupt ein selbstgebauter AD-Wandler? Oszilloskope mit 8 > Bit, 1 GSample/s Abtastrate, großem Speicher und PC-Schnittstelle gibt > es für ein paar Hundert Euro. Richtig, habe ich hier. Habe ich auch versucht mit Labview am DSXO2002A. Aber das Ergebnis war sehr ernüchternd. Nach einem Trigger verging sehr viel Zeit zum Auslesen und bis das wieder bereit war für den nächsten Trigger waren oft mehrere Sekunden vergangen. So viel Totzeit geht einfach nicht. Die Totzeit sollte bei < 100 ns liegen. Dieter R. schrieb: > 3. Wenn man mehr Geld in die Hand nimmt, aber immer noch weniger als > eine Eigenentwicklung, kommt man auch über 1 GSample/s und die eingangs > erwähnte Befürchtung, die Abtastrate könnte ungenügend sein, relativiert > sich weiter. Ja, das weiß ich nicht. Die Eigenentwicklung wird < 1000 € kosten wenn man meine Zeit nicht mitrechnet. Aber das ist eben auch Hobby und ich möchte dabei was lernen. Ich mache das also gerne auch wenn es länger dauert. Und dann gibt es noch einen Grund für die Eigenentwicklung: Ich möchte zeitgleich zwei Signale messen. Eben die kurzen Impulse aus dem PMT mit dem schnellen ADC und auch deutlich längere Impulse aus einem Germaniumdetektor mit einem langsameren dafür sehr viel genaueren ADC. Das ist eine Koinzidenzmessung. Klar auch einen langsameren hoch auflösenden ADC kann ich mir als fertige Platine kaufen und dann beide ADC jeweils über FMC mit einem FPGA verbinden, aber das wird dann schon eher teuer und der Lerneffekt ist eher gering. Ich will das schon mal selber gebaut haben.
Kann man den superschnellen Puls nicht durch ein Gaußfilter jagen und dann gemach abtasten? Das würde die Anforderungen erheblich senken. Keine Ahnung ob du die Zeitauflösung überhaupt brauchst. Kenne mich mit Zerfällen zu wenig aus. Äh Totzeit 100ns?? Da paßt nicht zu 1GHz Wandler!
:
Bearbeitet durch User
Gustl B. schrieb: > Wenn du mir eine bessere > Eingangsschaltung vorschlägst und auch begründest warum die besser ist > dann verwende ich natürlich keinen Trafo. Hab ich doch begründet. > Richtig, habe ich hier. Habe ich auch versucht mit Labview am DSXO2002A. Google kennt den Typ nicht. > Die Totzeit sollte bei < 100 ns liegen. Schön, dass wir auch mal alle Anforderungen kennenlernen. Wie machst du die Signalverarbeitung im Rechner innerhalb 100 ns? Mir scheint, die Lösung deines Problems ist eher ein segmentierter Speicher. Allerdings kannst du dann auch nur Ereignisse aufzeichnen, die unter 100 ns dauern. Wie verträgt sich das mit deiner Anforderung, Doppelimpulse zu messen? Mir scheint, deine Spezifikationen passen nicht ganz zusammen. Zumindest nicht so, wie du sie uns scheibchenweise mitteilst. > Ja, das weiß ich nicht. Die Eigenentwicklung wird < 1000 € kosten wenn > man meine Zeit nicht mitrechnet. Aber das ist eben auch Hobby und ich > möchte dabei was lernen. Ist das ein Hobbyprojekt, machst du es als (unbezahlter) wissenschaftlicher Mitarbeiter oder (bezahlter) Angestellter? Hast du den Bleiberg im Hobbykeller? > Ich möchte zeitgleich zwei Signale messen. Eben die kurzen Impulse aus > dem PMT mit dem schnellen ADC und auch deutlich längere Impulse aus > einem Germaniumdetektor mit einem langsameren dafür sehr viel genaueren > ADC. Das ist eine Koinzidenzmessung. Ich weiß, was Koinzidenzmessungen sind und sehe nach deiner bisherigen Schilderung keinen Grund, warum das eine Eigenentwicklung der Hardware erfordert. Was ist dein Ziel und/oder deine Aufgabe? Die Auswertung der Messungen (dann ist das Risiko, sich mit einer Eigenentwicklung zu verrennen, viel zu groß) oder die Entwicklung der Messtechnik?
Abdul K. schrieb: > Keine Ahnung ob du die Zeitauflösung überhaupt brauchst. Kenne mich mit > Zerfällen zu wenig aus. > > Äh Totzeit 100ns?? Da paßt nicht zu 1GHz Wandler! Das ist zwar hier alles nicht das Thema, auch nicht ob das sinnvoll ist oder nicht, aber ich schreibe das gerne nochmal: Es kommen aus einem PMT Impulse die recht kurz sind, zu sehen oben im ersten Post. Und zwar nicht nur einzeln, sondern manchmal auch sehr kurz hintereinander. Wenige ns auseinander, die Halbwärtszeit liegt bei grob 300 ns. Und von diesen kurzen Impulsen brauche ich ganz grob die höhe und die Zeit. Und zwar von jedem einzelnen der kurzen Impulse. Dieter R. schrieb: > Google kennt den Typ nicht. DSOX2002A. War mein Fehler, Sorry. Dieter R. schrieb: > Schön, dass wir auch mal alle Anforderungen kennenlernen. Wie machst du > die Signalverarbeitung im Rechner innerhalb 100 ns? Gar nicht weil ich die nicht im Rechner machen muss. Im FPGA kann ich problemlos das Maximum aus den ADC Werten raussuchen und gemütlich zum PC senden. Dieter R. schrieb: > Wie verträgt sich das mit deiner Anforderung, Doppelimpulse zu messen? Gut. Denn im FPGA habe ich dann gar keine Totzeit was eben auch den < 100 ns Totzeit entspricht. Dieter R. schrieb: > Ist das ein Hobbyprojekt, machst du es als (unbezahlter) > wissenschaftlicher Mitarbeiter oder (bezahlter) Angestellter? Hast du > den Bleiberg im Hobbykeller? Das Labor hat mein Vater, ich baue gerne Elektronik und möchte dazulernen. Also habe ich mir ein Projekt gesucht das ich auch in der Praxis gebrauchen kann. Dieter R. schrieb: > keinen Grund, warum das eine Eigenentwicklung der Hardware > erfordert. Der Grund ist, dass das bis auf die Arbeitszeit günstiger ist und ich dabei zusätzlich noch etwas lernen kann. Dieter R. schrieb: > Was ist dein Ziel und/oder deine Aufgabe? Die Auswertung der Messungen > (dann ist das Risiko, sich mit einer Eigenentwicklung zu verrennen, viel > zu groß) oder die Entwicklung der Messtechnik? Ziel ist es zu lernen und dabei etwas zu bauen was dann auch funktioniert und Verwendung findet. Bisher habe ich mehrere FPGA Boards gebaut um verschiedene Dinge auszuprobieren, aber die liegen dann eben im Schrank und verstauben nachdem ich damit das getan habe was ich probieren wollte. Aber alles egal, auch meine Motive. Mir geht es hier in dem Thread drum wie man den Eingang eines schnellen ADCs beschaltet. Und zwar möchte ich verstehen warum man das so macht wie man es macht. Ich könnte eine der Schaltungen aus dem ersten Post nachbauen, klar, dann sehe ich auch irgendein Ergebnis, aber dann weiß ich nicht ob es einfach zu realisierende deutlich bessere Lösungen gäbe und ich weiß dann auch nicht warum man die Schaltung so entworfen hat. Wie ich in einem anderen Thread zur Terminierung schon erfahren habe ist die Schaltung des Eval Boards des ADCs zumindest etwas falsch weil falsch terminiert wird. Das ist auch einer der Gründe warum ich nicht einfach dtumpf ohne Verstand nachbauen möchte: Da sind eben manchmal Fehler drinnen. Klar würde das trotzdem irgendwie funktionieren, aber das ist nicht der Sinn der Übung. Ich möchte verstehen wie so man sich genau für diese Schaltung entschieden hat und nicht für eine andere. In den Appnotes stehen solche Abwägungen auch nicht oft drinnen. Da steht halt drinnen wie man es gebaut hat und wie es funktioniert.
Gustl B. schrieb: > Aber alles egal, auch meine Motive. Mir geht es hier in dem Thread drum > wie man den Eingang eines schnellen ADCs beschaltet. Dann mach das, was jeder Entwickler tut, der sich neu in ein Thema einarbeiten will. 1. Such nach Literatur, wird aber schwierig sein. 2. Kauf dir MEHRERE VERSCHIEDENE Development Boards und vergleiche. 3. Such dir ein passendes Referenzgerät (hier: Oszilloskop) und sieh dir an, wie Leute das gemacht haben, die schon Profis sind. In Foren kriegst du Meinungen, fundierte und blödsinnige, aber keine Lösung für eine anspruchsvolle schaltungstechnische Aufgabe. Und lass das mit dem Trafo. Nachtrag: Du willst bei aus schaltungstechnischen und grundsätzlichen Überlegungen bekannter Impulsform die Höhe des Impulses bestimmen, gehst aber nach deinen einleitenden Worten davon aus, dass du wegen begrenzter Abtastrate das Maximum nicht triffst. Jetzt hast du zwei Möglichkeiten: entweder analoger Spitzenwertdetektor, dann brauchst du eine ganz andere Schaltungstechnik, das willst du aber nicht, oder dein FPGA muss ein "bisschen" mehr tun, als bloß das Maximum suchen, nämlich die Abtastwerte mit der idealen Pulsform korrelieren.
:
Bearbeitet durch User
Dieter R. schrieb: > 2. Kauf dir MEHRERE VERSCHIEDENE Development Boards und vergleiche. > > 3. Such dir ein passendes Referenzgerät (hier: Oszilloskop) und sieh dir > an, wie Leute das gemacht haben, die schon Profis sind. Das kostet beides Geld. Aber zum Glück bekmmt man bei 2. die Schaltpläne auch ohne Kauf, die gucke ich mir an und habe ja hier auch einen gepostet. Bei Oszis kann man gucken, ja, aber deren Frontend ist nicht nur für eine Amplitude gebaut sondern hat viele Eigenheiten die ich nicht brauche. DC Kopplung, verschiedene Dämpfungen/Verstärkungen, DC Offset, ... brauche ich nicht. Ich brauche "nur" eine AC-Kopplung und eine Dämpfung. Dieter R. schrieb: > In Foren kriegst du Meinungen, fundierte und blödsinnige, aber keine > Lösung für eine anspruchsvolle schaltungstechnische Aufgabe. Das stimmt. Dieter R. schrieb: > Und lass das mit dem Trafo. Die einen sagen so, die anderen so. Ich brauche für den ADC ein differentielles Signal. Das bekomme ich entweder mit einem Trafo oder mit einem Diff-Amp. Aber hey, der ADC hat ja 4 Eingänge und ich brauche nur einen. Dann kann ich also 4 verschiedene Schaltungen ausproberen. Ich glaube genau das werde ich machen. Im Anhang eine Schaltung wie ich sie mit Diff-Amp nachbauen würde. Dieter R. schrieb: > dass du wegen begrenzter > Abtastrate das Maximum nicht triffst. Das ist doch immer so. Nur wenn man genau zu jedem Zeitpunkt das Signal abgetastet hätte, dann hätte man auch das Maximum getroffen. Dieter R. schrieb: > entweder analoger Spitzenwertdetektor, dann brauchst du eine ganz andere > Schaltungstechnik, das willst du aber nicht, Richtig, weil ich bei kurz aufeinander folgenden Impulsen doch recht schnell sein muss. Dieter R. schrieb: > nämlich die Abtastwerte mit der idealen Pulsform korrelieren. Das ist in der Tat eine gute Idee die ich auch bei den gaußförmigen Impulsen schon hatte. Beitrag "Gauß fitten in Messdaten" Allerdings habe ich mich damit nicht weiter beschäftigt weil die Werte des Signals hinter einem schmalen Tiefpass gut genug sind.
:
Bearbeitet durch User
Gustl B. schrieb: > Ich brauche "nur" eine AC-Kopplung Bist du dir da ganz sicher? Ich gehe immer noch davon aus, dass du ein unipolares und deshalb DC-Signal hast. Jedenfalls für den Fall, dass du mit kurzer Totzeit messen willst und nicht eine gegenüber dem Signal "unendlich" niedrige Grenzfrequenz des Koppeltrafos hast. Nimm LTSpice, bastel dir als Eingangssignal deinen Einzel- und Doppelimpuls und simuliere das Ganze bis zum A/D-Wandler. Dann weißt du, was da ankommt - jedenfalls bei sauberem Layout und wenn dein Trafo tatsächlich der Simulation entspricht. Oder nimm eine Gleichspannungskopplung. Dann bleibt nur das Layout als Herausforderung.
Dieter R. schrieb: > Bist du dir da ganz sicher? Ja, denn wenn ich mit dem Oszi AC koppele dann sieht man die Bildchen wie im ersten Post. Wenn ich DC koppele dann bleibt das unverändert.
Abdul K. schrieb: > Kann man den superschnellen Puls nicht durch ein > Gaußfilter jagen und dann gemach abtasten? Klar kann man. Will er nicht. > Das würde die Anforderungen erheblich senken. Keine > Ahnung ob du die Zeitauflösung überhaupt brauchst. Das Problem ist nach meinem Verständnis, dass auch bei geringen Zerfallsraten der Impulsabstand nur im statistischen Mittel ziemlich groß ist. In der Realität können mit einer gewissen Wahrscheinlichkeit trotzdem Doppelpulse auftreten -- und genau die sollen aufgelöst werden. Deswegen oben mein Vorschlag, 4bit-Wandler zu nehmen und achtkanalig zu arbeiten; da werden aus 1GSps analog verträgliche 125MWorte/s (1 Wort = 32bit). Vielleicht geht auch der MAX105, der misst zweikanalig und liefert 6bit an vier Ports. Das Ganze ist aber m.E. eine wenig vergnügliche Diskussion über die leere Menge, denn wenn man Impedanzwandler, Laufzeitleitungen, Taktgenerator, Mehrkanalwandler und FPGA-Board modular aufbauen würde, könnte man sich Schritt für Schritt an das Ziel herantasten. Ach so: Einen simplen Pulsgenerator zum Testen braucht man natürlich auch noch.
Beitrag #6323243 wurde von einem Moderator gelöscht.
Egon D. schrieb: > Das Problem ist nach meinem Verständnis, dass auch > bei geringen Zerfallsraten der Impulsabstand nur > im statistischen Mittel ziemlich groß ist. Naja, es gibt eben unterschiedliche Isotope und Zerfallsarten. Manche Isotope zerfallen in Töchter mit sehr kurzer Halbwärtszeit. Wenn also solche Isotope in der Probe sind, dann gibt es auch diese Doppelimpulse. Elfenbein schrieb im Beitrag #6323243: > Modularer Aufbau Kannst du deinen Vandalismus wo anders betreiben? Egon D. schrieb: > 4bit-Wandler zu nehmen > und achtkanalig zu arbeiten; da werden aus 1GSps analog > verträgliche 125MWorte/s (1 Wort = 32bit). Der HMCAD1511 sind intern 4 ADC mit je 250 MSamples/s. In Wirklichkeit sogar 8, aber sie verhalten sich wie 4. Man bekommt die daten als DDR über LVDS mit 500 MHz. Das sind dann 8 Samplewerte alle 8 Takte des Sampletakts. Also schön gemütlich mit 125 MHz im FPGA. Egon D. schrieb: > Einen simplen > Pulsgenerator zum Testen braucht man natürlich auch noch. Ja, da muss ich mir noch was kaufen.
Gustl B. schrieb: > Egon D. schrieb: >> 4bit-Wandler zu nehmen >> und achtkanalig zu arbeiten; da werden aus 1GSps analog >> verträgliche 125MWorte/s (1 Wort = 32bit). > > Der HMCAD1511 sind intern 4 ADC mit je 250 MSamples/s. Du hast die Idee hinter meinem Vorschlag nicht verstanden. Es geht nicht darum, wievielkanalig das IC intern arbeitet; es geht darum, wieviele ICs Du einsetzt. Wenn Du die Arbeit auf 4 ICs aufteilst, musst Du natürlich vier Exemplare der Baugruppe anfertigen -- aber die Leiterplatte für jede Baugruppe ist auch nur ein Viertel so anspruchsvoll. Außerdem kannst Du erstmal ein Exemplar aufbauen, vermessen und ggf. korrigieren, ehe Du weitere Exemplare anfertigst. Und zum zu erwartenden Einwand: "Ohh Gott -- das ist ja völlig unprofessionel!": Na und? Das ist doch scheissegal. Du bist kein Profi -- also bekenne Dich einfach dazu.
Nein. Also ja das wird gemacht, z. B. im Wittig Wellec Oszi, aber das möchte ich nicht. Wenn dann bräuchte ich 4 ADCs mit 250 MSample/s und je 8 Bits. Und dann müssen die kalibriert werden dass die bei gleicher Spannung den gleichen Wert liefern. Ich sehe da keinen Vorteil gegenüber einem ADC wie dem HMCAD1511. Klar ist der komplizierter aber auch nicht so sehr ...
Gustl B. schrieb: > Also ja das wird gemacht, z. B. im Wittig Wellec Oszi, > aber das möchte ich nicht. Dass Du das nicht möchtest, habe ich inzwischen verstanden. Warum Du das nicht möchtest, ist mir ein Rätsel. Der methodische Trick an sehr hoch gesteckten Zielen ist ja, dass man Möglichkeiten findet, sie in Portionen zu zerlegen, die man mit akzeptablen Risiko und akzeptablen Aufwand bearbeiten kann. Der Geniestreich, einen einzigen Schuss abzugeben und dabei sieben Fliegen mit einer Kugel zu treffen -- der gelingt eben nur Genies. Bist Du eins? > Wenn dann bräuchte ich 4 ADCs mit 250 MSample/s und je > 8 Bits. Ja und? > Und dann müssen die kalibriert werden dass die bei gleicher > Spannung den gleichen Wert liefern. Sicher nicht. Da Deiner eigenen Aussage nach die Amplitudenauflösung nicht so kritisch ist, muss man von den 8 Bit ja nur 6 Bit oder gar 4 Bit verwerten. Wenn die ADCs alle dieselbe externe Referenz sehen, sollte das ohne jeden Abgleich funktionieren. Schlimmstenfalls würde ich Spindeltrimmer vorsehen, aber das ist alles unkritisch, weil DC. > Ich sehe da keinen Vorteil gegenüber einem ADC wie dem > HMCAD1511. Tja gut... wenn Du den Vorteil nicht siehst, ist die Macht meiner Argumente an ihrem Ende angelangt.
Egon D. schrieb: > Warum Du das nicht möchtest, ist mir ein Rätsel. Weil ich mir damit mehr Probleme einhandele. Einen ADC verlöten, auch den HMCAD1511 ist kein Problem und den bekomme ich auch zu laufen. Die Eingangsschaltung wird nur eher komplizierter wenn das Signal gleich an 4 ADC gehen soll und das Takten wird auch anspruchsvoller weil man keine 4 getrennten Taktgeber verwenden darf aber die Takte zueinander um 90° verschoben sein müssen. Egon D. schrieb: > Da Deiner eigenen Aussage nach die Amplitudenauflösung nicht > so kritisch ist, muss man von den 8 Bit ja nur 6 Bit oder gar > 4 Bit verwerten. Wenn die ADCs alle dieselbe externe Referenz > sehen, sollte das ohne jeden Abgleich funktionieren. Also mehr wie 6 Bits hätte ich schon ganz gerne. Egon D. schrieb: > Tja gut... wenn Du den Vorteil nicht siehst Aus meiner Sicht sind das nur Nachteile von Verlustleistung über Beschaltung, ...
:
Bearbeitet durch User
Gustl B. schrieb: > Egon D. schrieb: >> Warum Du das nicht möchtest, ist mir ein Rätsel. > > Weil ich mir damit mehr Probleme einhandele. Einen ADC > verlöten, auch den HMCAD1511 ist kein Problem und den > bekomme ich auch zu laufen. Die Eingangsschaltung wird > nur eher komplizierter wenn das Signal gleich an 4 ADC > gehen soll und das Takten wird auch anspruchsvoller weil > man keine 4 getrennten Taktgeber verwenden darf aber > die Takte zueinander um 90° verschoben sein müssen. Deine Argumente geben für mich zwar HF-technisch keinen Sinn -- paradoxerweise verstehe ich Dich aber trotzdem (glaube ich): Ich sehe in Deinem Projekt primär eine HF-technische Aufgabe, die ich mir grundsätzlich zutraue. Digital- technik ist nicht so meine Domäne; das müsste ich soweit vereinfachen, dass es halbwegs funktioniert. Du siehst dagegen in Deinem Projekt primär eine Aufgabe der Digitaltechnik, in der Du Dich auskennst. Die HF- Technik ist für Dich eine "black box", deren Anteil am Gesamtprojekt Du so klein wie irgend möglich zu halten versuchst. Wir kommen also nicht zusammen bei dem Thema.
Egon D. schrieb: > Deine Argumente geben für mich zwar HF-technisch keinen > Sinn -- paradoxerweise verstehe ich Dich aber trotzdem > (glaube ich): Exakt richtig verstanden! Ich habe den HMCAD1511 schon in der Simulation und bekomme mit dem FPGA korrekte Daten mit meiner Hardwarebeschreibung. Das ist tatsächlich nicht so schwer an der Stelle. Ich bin zwar HF-Laie, aber ich ich lerne gerne dazu und möchte ja mit diesem Projekt auch dazulernen. Und das ist der Punkt, ich will nicht einen Schaltplan der irgendwo steht ohne Verstand nachbauen, sondern ich möchte wissen wieso da was gemacht wurde. Im ersten Post hatte ich mehrere unterschiedliche Eingangssyshcltungen gepostet. Die stammen alle aus Datenblätter von ADCs oder aus Appnotes, wurden also von Profis geschrieben. Und trotzdem unterscheiden die sich. Ich würde gerne verstehen wieso man da verschiedene Schaltungen nimmt und für welche Anwendung welche Schaltung besonders geeignet ist. Das Schöne am HMCAD1511 ist auch, dass der intern einen Analogswitch hat. Ich kann also jeden der 4 Eingänge auf alle ADCs schalten. Das gibt mir die Möglichkeit 4 verschiedene Eingangsschaltungen auf der Platine aufzubauen und die dann zu vergleichen. Das habe ich vor. Ich werde da mal die Schaltungen entwerfen und hier hochladen. Dann könnt ihr kritisieren. Irgendwie wird hier ja lieber kritisiert als vorher empfohlen was sinnvoll ist, man hört oft was man nicht machen sollte, aber nur recht selten was man stattdessen bauen soll und noch seltener hört man warum das Vorgeschlagene besser geeignet ist.
Gustl B. schrieb: > Egon D. schrieb: >> Deine Argumente geben für mich zwar HF-technisch keinen >> Sinn -- paradoxerweise verstehe ich Dich aber trotzdem >> (glaube ich): > > Exakt richtig verstanden! Oh. Gut. > Ich bin zwar HF-Laie, aber ich ich lerne gerne dazu und > möchte ja mit diesem Projekt auch dazulernen. Und das > ist der Punkt, ich will nicht einen Schaltplan der > irgendwo steht ohne Verstand nachbauen, sondern ich möchte > wissen wieso da was gemacht wurde. Das ist im Prinzip löblich -- aber das funktioniert meiner Meinung nach nicht so, wie Du Dir das vorstellst. Dazu gleich mehr. > Im ersten Post hatte ich mehrere unterschiedliche > Eingangssyshcltungen gepostet. Die stammen alle aus > Datenblätter von ADCs oder aus Appnotes, wurden also > von Profis geschrieben. Nicht nur von Profis, sondern auch für Profis. > Und trotzdem unterscheiden die sich. Ich würde gerne > verstehen wieso man da verschiedene Schaltungen nimmt > und für welche Anwendung welche Schaltung besonders > geeignet ist. Das funktioniert nicht so einfach. Die genaue Funktionsweise einer HF-Schaltung nur aus dem Schaltplan zu verstehen gliedert sich in zwei Hälften: Die eine ist trivial, und die andere unverständlich. Die triviale Hälfte ist: - Wenn man DC-Kopplung braucht, darf man keinen Übertrager verwenden. - Wenn man einen differentiellen ADC, aber nur ein einbeiniges Signal hat, muss man irgendwas Sinnvolles mit dem zweiten Eingang anstellen. Die unverständliche Hälfte, z.B.: - "Warum hat der Entwickler genau DIESEN Übertrager genommen?" Na was weiss ich denn?! Vielleicht hat der ihn gerade in der Schublade gehabt, oder er hat aus den Mustern, die ihm bei der letzten Messe überlassen wurden, den besten durch Probieren herausgesucht. Woher soll ich denn das wissen? Datenblätter und AppNotes dienen nicht dazu, solides Grundlagenwissen zu vermitteln, sondern zu demonstrieren, was man alles Tolles mit genau DIESEN Bauteilen anstellen kann. Das sagt aber GAR NICHTS darüber, dass es nicht auch anders geht. Um das zu lernen, musst Du Dich mit jemandem austauschen, der Erfahrungen damit hat -- am Besten im Labor mit dem Prototypen auf dem Tisch. > Das Schöne am HMCAD1511 ist auch, dass der intern einen > Analogswitch hat. Ich kann also jeden der 4 Eingänge auf > alle ADCs schalten. Super! Dämpfungsglieder vorsehen und jeden Eingang auf geradem Weg an eine SMA-Buchse führen. Fertig. Alles weitere extern. > Das gibt mir die Möglichkeit 4 verschiedene > Eingangsschaltungen auf der Platine aufzubauen und die > dann zu vergleichen. Das habe ich vor. Das ist wieder so ein Punkt, an dem es bei mir aushakt: Wenn Du Dir dessen schon bewusst bist, dass Du kein Profi auf diesem Gebiet bist -- warum um alles in der Welt muss dann "professionell" alles auf eine Platine?
Egon D. schrieb: > Die unverständliche Hälfte, z.B.: > - "Warum hat der Entwickler genau DIESEN Übertrager genommen?" > Na was weiss ich denn?! Nun, du musst das nicht wissen, aber ich habe ja hier gefragt weil vielleicht Irgendjemand einen Grund kennt. Vielleicht gibt es ja tatsächlich einen sinnvollen Grund wieso man das genau so gebaut hat. Egon D. schrieb: > Vielleicht hat der ihn gerade in der > Schublade gehabt, oder er hat aus den Mustern, die ihm bei > der letzten Messe überlassen wurden, den besten durch > Probieren herausgesucht. Das kann gut sein, aber dann finde ich das schade, dass nicht auch genau das in der Appnote steht. Warum schreibt man da nicht rein, dass man auf die Schaltung durch Probieren gekommen ist? Egon D. schrieb: > Um das zu lernen, musst Du Dich mit jemandem austauschen, > der Erfahrungen damit hat -- am Besten im Labor mit dem > Prototypen auf dem Tisch. Tja aber wie kommt man da als Laie ran? Egon D. schrieb: > Wenn Du Dir dessen schon bewusst bist, dass Du kein Profi > auf diesem Gebiet bist -- warum um alles in der Welt muss > dann "professionell" alles auf eine Platine? Niemand war schon immer Profi. Jeder hat als Laie angefangen. Ob man Laie bleibt hängt davon ab was man ausprobiert, wie neugierig man ist. Am meisten lernt man wenn man auf die Schnauze fällt. Wenn das was man macht sofort funktioniert dann weiß man nicht wo die Grenzen sind. Ich falle zwar nicht gerne auf die Schnauze, aber das ist eingepreist und nehme ich in Kauf. Aber wieso alles auf eine Platine? Nun, weil ich vermute, dass das Vorteile hat. Da sind die Leitungen von Transformator/Diff-Amp zum ADC kürzer und keine Stecker dazwischen. Aber das ist nur eine Vermutung. Jedenfalls kann ich die Eingangsschaltung des ADC-Eval Boards 1:1 nachbauen, also auf meine Platine vor den ADC setzen und würde dabei dann zumindest kein schlechteres Ergebnis erzielen. Nur will ich etwas mehr ausprobieren. Daher werde ich nur einen Kana wie auf dem Eval Board aufbauen und die anderen 3 Eingänge anders bespaßen.
Gustl B. schrieb: > Egon D. schrieb: >> Vielleicht hat der ihn gerade in der Schublade >> gehabt, oder er hat aus den Mustern, die ihm bei >> der letzten Messe überlassen wurden, den besten >> durch Probieren herausgesucht. > > Das kann gut sein, aber dann finde ich das schade, > dass nicht auch genau das in der Appnote steht. > Warum schreibt man da nicht rein, dass man auf die > Schaltung durch Probieren gekommen ist? Weil echte Profis das sowieso wissen -- aber auf den Einkauf und die Bosse der Profis "unprofessionell" wirken würde? Hersteller wollen VERKAUFEN -- und nicht Laien ein Fernstudium bieten. Lamentieren nützt nichts, das ändert nichts an den Fakten. > Ob man Laie bleibt hängt davon ab was man ausprobiert, > wie neugierig man ist. Das ist nur ein Drittel des Ganzen. Das zweite Drittel besteht darin, über die gemachten Erfahrungen nachzudenken, und das dritte Drittel schließlich ist die Planung des folgenden Schrittes. > Am meisten lernt man wenn man auf die Schnauze fällt. Das finde ich nicht. Ich hasse Fehlersuche. Am meisten lerne ich, wenn ich eine Erklärung für eine Differenz zwischen Vorhersage und Experiment finden muss. (Das ist nicht dasselbe wie "auf die Schnauze fallen".) > Wenn das was man macht sofort funktioniert dann weiß > man nicht wo die Grenzen sind. Das kann man doch leicht ausprobieren: Man schraubt das Ziel Schritt für Schritt höher und sieht, ob es noch funktioniert. > Ich falle zwar nicht gerne auf die Schnauze, [...] Ich auch nicht. Deswegen pflege ich schrittweise vorzugehen. Und genau deswegen verstehe ich auch nicht, wieso Du Dich mit Händen und Füßen dagegen sträubst, erstmal kleine Brötchen zu backen und Dich Schritt für Schritt heranzutasten. > Aber wieso alles auf eine Platine? Nun, weil ich > vermute, dass das Vorteile hat. Ah ja. Und der Nachteil, dass Du dann auf der Platine mit dem teuren ADC herumbraten musst, wenn es -- völlig unerwartet -- Probleme gibt, der spielt keine Rolle? Versteh' mich richtig, es ist Dein Projekt, und ich will Dir keinerlei Vorschriften machen. Ich kann nur inhaltlich nix dazu sagen, weil Deine Vorgehensweise zu meiner völlig inkompatibel ist.
Gustl B. schrieb: > Dieter R. schrieb: >> Bist du dir da ganz sicher? > > Ja, denn wenn ich mit dem Oszi AC koppele dann sieht man die Bildchen > wie im ersten Post. Wenn ich DC koppele dann bleibt das unverändert. Back to the roots. Du bist bemerkenswert resistent gegen Ratschläge von Leuten, bei denen du zumindest mal davon ausgehen könntest, dass sie schon ein paar anspruchsvollere Projekte hinter sich haben. Der wichtigste Ratschlag von allen aber ist, sich erst einmal über die Projektanforderungen im Klaren zu sein. Mit dem Fortschreiten des Projekts können sich übrigens sowohl die Anforderungen als auch der Grad der Klarheit ändern. Du schließt aus Messungen mit einem Oszilloskop, Bandbreite 70 MHz, Abtastrate 8 GSamples/s, kapazitive AC-Eingangskopplung darauf, dass dein Mittel der Wahl 200 bis 300 MHz Bandbreite, Abtastrate 1 GSample/s, Trafokopplung ist. Soll ich dir jetzt die Unterschiede im Detail auseinanderpflücken oder merkst du selbst, dass das zumindest ein gewagter Ansatz ist? Als allerersten Schritt würde ich mir mal die höchstmögliche Bandbreitenoption für das Oszilloskop gönnen und dann noch mal das Signal analysieren. Die Bandbreite brauchst du sowieso bzw. eigentlich eher 600 MHz, wenn du eine Schaltung mit 200 bis 300 MHz Bandbreite entwickeln und debuggen willst. Als nächsten Schritt einen typischen Impuls definieren und simulieren, wie die Rekonstruktion mit der vorgesehenen bzw. mit deinen Mitteln realisierbaren Abtastrate und mit dem dir möglichen Rekonstruktions-Algorithmus gelingt, bei diversen Phasenlagen zwischen Pulsbeginn und Abtast-Zeitraster. Dafür reicht Excel. Wenn das soweit funktioniert, kommt die Schaltungsauslegung. Selbige mit LTSpice oder dem HF-tauglichen Simulator deiner Wahl simulieren. Wenn es immer noch der Trafo sein soll, brauchst du ein Simulationsmodell dafür. Das könnte schwierig sein, dann bist du automatisch bei einem trafolosen Design. Kapazitive AC-Kopplung kannst du immer noch haben, falls du Gründe siehst, einen eventuellen Gleichspannungsanteil zu unterdrücken. Bei allem musst du dir bewusst sein, dass die Simulation bestenfalls fast so gut ist wie das spätere Original und ohnehin von der Qualität der Modelle abhängt. Dann kommt das Layout eines Prototypen. Das wird die nächste Herausforderung, falls wirklich mehre 100 MHz Bandbreite benötigt werden. Die Wahrscheinlichkeit, dass du mehrere Iterationen benötigst, ist zumindest nicht Null. Dummerweise gehen solche Iterationen nicht mit Trial-and-Error, sondern mit sorgfältiger Signalanalyse und überlegten Änderungen. Da sind wir dann (wieder) nicht nur bei den Anforderungen an die Messtechnik, sondern auch an das Verständnis der Problematik. Der Kreis schließt sich. Ganz, ganz grob geschätzt würde ich für ein solches Projekt ein halbes Personenjahr Arbeitszeit kalkulieren. Fulltime. Wenn ich es kommerziell zu verantworten hätte, würde ich mehr veranschlagen. Hast du überhaupt die Zeit dafür, das zu Ende zu bringen?
Egon D. schrieb: > Weil echte Profis das sowieso wissen -- aber auf den > Einkauf und die Bosse der Profis "unprofessionell" > wirken würde? Schade dass Etechniker so denken. > Hersteller wollen VERKAUFEN -- und nicht Laien > ein Fernstudium bieten. > Lamentieren nützt nichts, das ändert nichts an den > Fakten. Richtig. Aber hier sind ja auch Profis die das dann vielleicht erklären könnten ohne sich einen Zacken aus der Krone zu brechen. Egon D. schrieb: > Das kann man doch leicht ausprobieren: Man schraubt > das Ziel Schritt für Schritt höher und sieht, ob es > noch funktioniert. Stimmt, mache ich auch gerne, ist aber dann manchmal schwierig und wird teuer. Mich würde schon interessieren welchen Einfluss verschiedenes Routing auf das Signal hat. Aber um das zu testen müsste ich mehrere Platinen fertigen lassen. Bisher habe ich das Layout oft so gehalten, dass ich dann unterschiedliche bestücken konnte. Egon D. schrieb: > Und genau deswegen verstehe ich auch nicht, wieso Du > Dich mit Händen und Füßen dagegen sträubst, erstmal > kleine Brötchen zu backen und Dich Schritt für Schritt > heranzutasten. Die einzige Baustelle oder Unbekannte für mich ist die Eingangsbeschaltung. Der Rest wird ziemlich sicher funktionieren weil ich den entweder schonmal 1:1 so auf anderen Platinen verwendet habe oder ich 1:1 eine Beispielschaltung nachbaue. Bleiben also die 4 Analogeingänge. Und da kann ich bei einem auf Nummer sicher gehen, da baue ich das vom Eval Board nach und bei den anderen 3 kann ich was ausprobieren. Egon D. schrieb: > Und der Nachteil, dass Du dann auf der Platine > mit dem teuren ADC herumbraten musst, wenn es -- völlig > unerwartet -- Probleme gibt, der spielt keine Rolle? Ne, tatsächlich eher nicht. Das einzige BGA-Bauteil ist der FPGA, den kann ich also nicht von einer defekten Platine retten, aber sonst kann ich neu layouten, Platine fertigen lassen und alle Bauteile umziehen. Das habe ich schon mehrmals bei anderen Bastel/Lernprojekten gemacht. Dieter R. schrieb: > dass sie schon ein paar > anspruchsvollere Projekte hinter sich haben. Dann hätten die mir ja auch mal die Vor- und Nachteile der verschiedenen Eingangsschaltungen aus dem ersten Post schreiben können. Aber bisher sehe ich davon leider nix. Dieter R. schrieb: > sich erst einmal über die > Projektanforderungen im Klaren zu sein. Mit dem Fortschreiten des > Projekts können sich übrigens sowohl die Anforderungen als auch der Grad > der Klarheit ändern. Ja, das stimmt, deshalb habe ich das Signal mit dem Oszi angeguckt. Viel mehr kann ich nicht machen. Dieter R. schrieb: > Du schließt aus Messungen mit einem Oszilloskop, Bandbreite 70 MHz, > Abtastrate 8 GSamples/s, kapazitive AC-Eingangskopplung darauf, dass > dein Mittel der Wahl 200 bis 300 MHz Bandbreite, Abtastrate 1 GSample/s, > Trafokopplung ist. Das Oszi habe ich auf 300 MHz Bandbreite freigeschaltet. Ich habe auch, wie geschrieben, mit verschiedenen Bandbreitenbegrenzungen im Oszi gespielt. Die eingebaute 200 MHz Begrenzung verändert den Impuls kaum sichtbar wenn überhaupt, die 150 MHz Begrenzung führt zu deutlich sichtbaren Veränderungen. Daher schließe ich, dass ich ca. 200 MHz Bandbreite brauche oder etwas darüber. Dieter R. schrieb: > Als allerersten Schritt würde ich mir mal die höchstmögliche > Bandbreitenoption für das Oszilloskop gönnen und dann noch mal das > Signal analysieren. Die Bandbreite brauchst du sowieso bzw. eigentlich > eher 600 MHz, wenn du eine Schaltung mit 200 bis 300 MHz Bandbreite > entwickeln und debuggen willst. Ja ähm ... irgendwann ist das Budget für ein Lernprojekt auch ausgeschöpft. Dieter R. schrieb: > Als nächsten Schritt einen typischen Impuls definieren und simulieren, > wie die Rekonstruktion mit der vorgesehenen bzw. mit deinen Mitteln > realisierbaren Abtastrate und mit dem dir möglichen > Rekonstruktions-Algorithmus gelingt, bei diversen Phasenlagen zwischen > Pulsbeginn und Abtast-Zeitraster. Dafür reicht Excel. Habe ich in der Simulation der Xilinx Tool gemacht, sieht gut aus. Dieter R. schrieb: > Wenn das soweit funktioniert, kommt die Schaltungsauslegung. Selbige mit > LTSpice oder dem HF-tauglichen Simulator deiner Wahl simulieren. Habe ich gemacht in Multisim. Allerdings gibt es da kein Modell eines echten Transformators sondern nur ideale Transformatoren. Aber mit Diff-Amp sieht das Ergebnis gut aus. Das werde ich also auch vor einen der ADC Eingänge bauen. Dieter R. schrieb: > Ganz, ganz grob geschätzt würde ich für ein solches Projekt ein halbes > Personenjahr Arbeitszeit kalkulieren. Fulltime. Und was macht man dann die restlichen 5 Monate und wer bezahlt denn sowas? Ich möchte Schaltung und Layout in 2 Wochen durch haben und bis auf 3 der 4 Analogeingänge des ADCs ist das auch fertig.
:
Bearbeitet durch User
Gustl B. schrieb: viel, u. a.: > Das Oszi habe ich auf 300 MHz Bandbreite freigeschaltet. Wenn du das sagst. Im Screenshot steht MSO5074. Das hat 70 MHz, sagt das Datenblatt. > Habe ich in der Simulation der Xilinx Tool gemacht, sieht gut aus. Na, dann geht doch alles, warum fragst du noch? > Habe ich gemacht in Multisim. Allerdings gibt es da kein Modell eines > echten Transformators sondern nur ideale Transformatoren. Aber mit > Diff-Amp sieht das Ergebnis gut aus. Dito. > Und was macht man dann die restlichen 5 Monate und wer bezahlt denn > sowas? Ich möchte Schaltung und Layout in 2 Wochen durch haben Du bist ein Genie. Schade, dass ich nie solche Mitarbeiter hatte. FPGA, Rekonstruktions-Algorithmus, Synchronisation mit externem Detektor, Rechner-Interface, Software einschl. Einbindung in vorhandene(s) Analyseprogramm(e), Debugging, geht alles in Null Zeit? Btw., du solltest nicht mit 200 MHz Sinus simulieren sondern entweder deinen Impuls als Eingangssignal oder zumindest einen Frequenz-Scan einschl. Phasengang. Kann sein, dass das keinen Unterschied ergibt, kann auch nicht sein. Nach deinem Bildchen kann ich das nicht beurteilen, vielleicht weißt du es ja besser, wie vieles.
:
Bearbeitet durch User
Dieter R. schrieb: > Na, dann geht doch alles, warum fragst du noch? Das habe ich doch schon mehrmals erklärt. Klar habe ich Lösungen die ich nachbauen kann und die dann auch funktionieren. Aber ich möchte dazu noch lernen ob das jetzt eine gute oder schlechte Lösung ist und warum man die genommen hat. Das hat Egon schon beantwortet. Mich würde trotzdem der Unterschied verschiedener Lösungen interessieren. Nur Nachbauen ohne Verstand finde ich nicht sehr sinnvoll. Bisher konnte oder wollte mir hier noch keiner die Vor- und Nachteile der verschiedenen Eingangsschaltungen aus dem ersten Post erklären. Dieter R. schrieb: > Rekonstruktions-Algorithmus Tja, danach hatte ich im ersten Post auch gefragt und geschrieben wie ich das machen würde, mit Upsampling und Filterung. Andere Vorschläge kamen bisher nicht. Aber Upsampling und Filterung funktionieren in der Simulation. Dieter R. schrieb: > Synchronisation mit externem Detektor Bitte was? Ist nicht nötig. Beide Detektoren werden an diese Platine angeschlossen. Der PMT an den schnellen ADC und der Germaniumdetektor an den langsamen hochauflösenden ADC (um den es hier aber nicht geht, da ist Schaltung und Layout schon fertig). Dieter R. schrieb: > Rechner-Interface, Software einschl. Einbindung in vorhandene(s) > Analyseprogramm(e), Debugging, geht alles in Null Zeit? Ist alles vorhanden von vorherigen Projekten, ist getestet und funktioniert. Mir geht es hier nur um die Eingangsschaltung und gerne auch darum wie ich aus Samplewerten dann das Maximum bekomme.
Gustl B. schrieb: > Bisher konnte oder wollte mir hier noch keiner die Vor- und Nachteile > der verschiedenen Eingangsschaltungen aus dem ersten Post erklären. Doch, vielfach. Du kannst nur nicht zuhören und mitdenken. > Aber Upsampling und Filterung funktionieren in der Simulation. Dann stell doch mal dein Upsampling und Filterung hier vor. Dann kann man darüber reden, ob sich das verbessern lässt.
:
Bearbeitet durch User
Warum nimmst du dann keine Spitzenwertdetektoren, wenn dich die Signalform nicht interessiert?
Abdul K. schrieb: > Warum nimmst du dann keine Spitzenwertdetektoren, wenn dich die > Signalform nicht interessiert? Das hatte ich auch schon beantwortet. Weil das manchmal zwei Impulse sind die in kurzer Zeit nacheinander eintreffen. < 100 ns. Wenn das mit einem Spitzenwertdetektor geht dann klasse, habe ich noch nicht gesehen. Für mich sieht die Lösung mit einem schnellen ADC einfacher aus. Dieter R. schrieb: > Dann stell doch mal dein Upsampling und Filterung hier vor. Dann kann > man darüber reden, ob sich das verbessern lässt. Mir geht es um das Prinzip der Spitzenerkennung. Aber gut meine aktuelle Methode: Ich vervierfache die Abtastrate virtuell (jedes Sample wird statt einmal eben 4 mal hintereinander hergenommen) und filtere dann mit einem FIR (32 Koeffizienten) auf < F_sample/8. Das braucht aber viele Multiplizierer/Multiplikationen. Ich bin also an einer Lösung interessiert die weniger Rechenaufwand ist als ein FIR benötigt und das Signal in Echtzeit besser rekonstruiert. Was ich immer machen kann ist triggern, dann ein Paar Samplewerte aufnehmen (mit Pretrigger), zum PC übertragen und dort dann rechnen. Da könnte man sehr viel komplizierteres rechnen, aber das würde ich erstmal gerne vermeiden weil ich dann auch noch Software schreiben muss.
Das Bild zeigt die Eingänge der HMCAD 15XX Eval Boards.
Gustl B. schrieb: > filtere dann mit einem FIR (32 Koeffizienten) auf < F_sample/8. Und damit ist deine Forderung: > manchmal zwei Impulse in kurzer Zeit nacheinander < 100 ns mit der benötigten Zeitauflösung erfüllt? Und der Spitzenwert der einzelnen Impulse wird rekonstruiert?
Hans-Georg L. schrieb: > Das Bild zeigt die Eingänge der HMCAD 15XX Eval Boards. Nein. https://wiki.analog.com/resources/eval/hmcad15xx Die Schaltung in den Eagle-Bildchen zeigt da was Anderes. Aber das scheint ja auch zu funktionieren. Aber wo ist der Unterschied und wieso hat man sich für die Schaltung entschieden die dann auf der Platine sitzt und ist nicht der Darstellung in dem von dir geposteten Bildchen gefolgt? Dieter R. schrieb: > mit der benötigten Zeitauflösung erfüllt? Klar. Bei virtueller 4-Facher Abtastrate, also 4 GSample/s sind 32 Koeffizienten eine Filterlänge von 8 ns. > Und der Spitzenwert der > einzelnen Impulse wird rekonstruiert? Zumindest besser wie ohne dieses Filter.
Hallo Gustl, ich würde mal in Richtung eines Polyphase-Filter mit Upsampling schauen anstelle eines Filters nach dem Upsampling. Damit kannst du den Resourcen-Verbrauch für den Filter reduzieren oder mit gleichem Resourcen-Verbrauch einen längeren Filter auf die Daten anwenden. Viele Grüße, Gerrit
Gustl B. schrieb: > Aber wo ist der Unterschied und wieso > hat man sich für die Schaltung entschieden die dann auf der Platine > sitzt und ist nicht der Darstellung in dem von dir geposteten Bildchen > gefolgt? Da kannst du nur Analog fragen, sofern der Entwickler noch da ist. Mein unbefangener und unmaßgeblicher Eindruck ist, dass man bei der Beschaltung dieses Boards überhaupt nicht nachgedacht hat. Es ist ein Brett, wo der Wandler draufsitzt, damit der Kunde damit seine ersten Gehversuche machen kann, ohne selbst zu löten. Nix weiter. > Klar. Bei virtueller 4-Facher Abtastrate, also 4 GSample/s sind 32 > Koeffizienten eine Filterlänge von 8 ns. Ich verstehe die Anforderungen deines Projekts immer weniger. Warum tastest du ein Signal mit 1 ns Auflösung ab, wenn dir 8 ns Auflösung genügen? Schreib doch mal genau, was die Anforderung ist. Also z. B. 8 ns Zeitauflösung, der Peak hat aber eine Breite von x ns (x < 8ns) und muss deshalb mit der Zeitauflösung y abgetastet werden, um die geforderte Genauigkeit von z Byte zu erreichen. Hast du dir das eigentlich so genau überlegt, oder wirfst du nur mit Zahlen um dich? Nächste Frage: findet die Berechnung im FPGA statt oder nach Transfer der Rohdaten im PC?
Gustl B. schrieb: > Hans-Georg L. schrieb: >> Das Bild zeigt die Eingänge der HMCAD 15XX Eval Boards. > > Nein. > > https://wiki.analog.com/resources/eval/hmcad15xx > > Die Schaltung in den Eagle-Bildchen zeigt da was Anderes. Aber das > scheint ja auch zu funktionieren. Aber wo ist der Unterschied und wieso > hat man sich für die Schaltung entschieden die dann auf der Platine > sitzt und ist nicht der Darstellung in dem von dir geposteten Bildchen > gefolgt? Das frage ich mich gerade auch (äquivalenz der beiden schaltungen ???). Auf meinem HMCAD1520 Eval Board ist es so wie im Schaltbild ausgeführt wobei der 0 Ohm Widerstand zur Mittelanzapfung nicht bestückt ist.
:
Bearbeitet durch User
Dieter R. schrieb: > Da kannst du nur Analog fragen, sofern der Entwickler noch da ist. Mein > unbefangener und unmaßgeblicher Eindruck ist, dass man bei der > Beschaltung dieses Boards überhaupt nicht nachgedacht hat. Es ist ein > Brett, wo der Wandler draufsitzt, damit der Kunde damit seine ersten > Gehversuche machen kann, ohne selbst zu löten. Nix weiter. > Die werden dir darauf nicht antworten können das Board stammt noch vor der Übernahme durch AD. Und FMC Boards rotzt man nicht so einfach hin ;-)
Wann der nächste Impuls nach dem ersten kommt, hast du mit minimal 100ns definiert. Du kannst also den ersten mit einem Spitzenwertdetektor erfassen, dann den nächsten Spitzenwertdetektor scharf machen und den nächsten schnappen. Wenn du viele solche Stufen hast, dann eben viele Impulse mitkriegen. Du mußt dir eben überlegen, welche Folgen es für deine Gesamtauswertung hat, wenn du zu wenige solche Stufen verwendest bzw. Impulse schneller als 100ns auseinander sind. Das ist halt Statistik. Wäre eine Alternative zu einem übermäßig schnellen ADC und den Massen von Daten, die der absondern will.
:
Bearbeitet durch User
Gustl B. schrieb: > Egon D. schrieb: >> Weil echte Profis das sowieso wissen -- aber auf den >> Einkauf und die Bosse der Profis "unprofessionell" >> wirken würde? > > Schade dass Etechniker so denken. ??? Tun sie doch nicht -- aber der Wirtschaftsingenieur im Einkauf oder der Leiter der Entwicklung tut es offenbar. Datenblätter und AppNotes sind keine sorgfältig von Hand geklöppelte Grundlagenliteratur -- das ist für den Hersteller das notwendige Übel, das er in Kauf nehmen muss, damit sein Schotter überhaupt verkäuflich ist. (Wenn Du mal Datenblätter von Chinesen oder Indern liest, dann weisst Du, was ich meine...) >> Hersteller wollen VERKAUFEN -- und nicht Laien >> ein Fernstudium bieten. >> Lamentieren nützt nichts, das ändert nichts an den >> Fakten. > > Richtig. Aber hier sind ja auch Profis die das dann > vielleicht erklären könnten ohne sich einen Zacken > aus der Krone zu brechen. Nein! Das schrieb ich -- glaube ich -- schon: In der HF-Technik kommt es auf viele "nebensächliche" Details des Aufbaus an, die aus dem Schaltplan nicht erkennbar sind! Das KANN Dir in der Regel niemand erklären, der nur den Schaltplan kennt. > Egon D. schrieb: >> Das kann man doch leicht ausprobieren: Man schraubt >> das Ziel Schritt für Schritt höher und sieht, ob es >> noch funktioniert. > > Stimmt, mache ich auch gerne, ist aber dann manchmal > schwierig und wird teuer. Mich würde schon interessieren > welchen Einfluss verschiedenes Routing auf das Signal > hat. Aber um das zu testen müsste ich mehrere Platinen > fertigen lassen. Nein. Man kann HF-Testschaltungen bis zu erstaunlich hohen Frequenzen auf Lochraster aufbauen, wenn man dabei ein paar Grundregeln einhält. Altgediente Funkamateure wissen das z.B. -- aber wenn ich hier von meinen Erfahrungen berichte, könnte ich genausogut mit der Wand reden. Es interessiert einfach niemanden. > Egon D. schrieb: >> Und genau deswegen verstehe ich auch nicht, wieso Du >> Dich mit Händen und Füßen dagegen sträubst, erstmal >> kleine Brötchen zu backen und Dich Schritt für Schritt >> heranzutasten. > > Die einzige Baustelle oder Unbekannte für mich ist die > Eingangsbeschaltung. Ähh... und?! Dieser Brocken ist ja wohl groß genug?! Wir reden immerhin von einer Mikrowellenschaltung. Aber wir brauchen nicht weiter zu streiten. Ich finde Dein Projekt technisch interessant, aber Deine Vorgehens- weise ist mit meinem Gehirn nicht kompatibel. Ich kann daher nix Zielführendes beisteuern. Viel Erfolgt trotzdem.
Dieter R. schrieb: >> Klar. Bei virtueller 4-Facher Abtastrate, also 4 GSample/s >> sind 32 Koeffizienten eine Filterlänge von 8 ns. > > Ich verstehe die Anforderungen deines Projekts immer weniger. > Warum tastest du ein Signal mit 1 ns Auflösung ab, wenn dir > 8 ns Auflösung genügen? Herrgott. Es geht um Detektion bzw. Messung radioaktiver Strahlung, die (mit einem Szintillator oder sonstwie) detektiert und einem nachgeschalteten Photomultiplier (PMT) in ein elektrisches Signal umgewandelt wird. Die PMTs haben Anstiegszeigen irgendwo kleiner 2ns; Abfallzeit ist grob vergleichbar. Die Impulslänge wird im Wesentlichen von den PMTs bestimmt. Da die Strahlung relativ schwach ist, kommen die Impulse im zeitlichen Mittel mit recht niedriger Rate; bedingt z.B. durch sehr kurzlebige Isotope können aber auch Zerfallsketten auftreten, die sehr dicht aufeinanderfolgende Impulse enthalten. Es soll SOWOHL die Energie (=Amplitude) jedes einzelnen Impulses erfasst ALS AUCH die zeitliche Trennung von Mehrfachimpulsen sichergestellt werden.
Gerrit G. schrieb: > Polyphase-Filter mit Upsampling schauen > anstelle eines Filters nach dem Upsampling. Danke, werde ich mir mal angucken. Dieter R. schrieb: > Mein > unbefangener und unmaßgeblicher Eindruck ist, dass man bei der > Beschaltung dieses Boards überhaupt nicht nachgedacht hat. So sehe ich das auch und hatte ich hier Beitrag "Re: Eingangsbeschaltung schneller ADC und Auswertung" auch schon angemerkt. Andererseits ist das ja vom Hersteller, die sollten schon wissen was sie tun oder nicht? Aber AVDD direkt vom Schaltregler zu nehmen und nur 10 nF je Versorgung am IC finde ich schon etwas mau. Dieter R. schrieb: > Ich verstehe die Anforderungen deines Projekts immer weniger. Verständlich. Als Erklärung: Ich will die Höhe von Impulsen grob, also so 7 Bits würden reichen, erfassen. Ausserdem möchte ich den Impulsen Zeitstempel geben können. Und dann können Impulse kurz hintereinander auftreten. Das ist eben Statistik mit der Halbwärtszeit. Wenn ein Isotop wie Po-212 ca. 300 ns Halbwärtszeit hat, dann ist das nur der mittlere Abstand zwischen zwei Impulsen aus dieser Zerfallsreihe. Das können auch 100 ns sein oder 800 ns oder auch mal nur 50 ns. Aber 100 ns würden wohl reichen, damit erwischt man einen groß genugen Teil der Doppelimpulse. Die Zeitstempel für jeden Impuls müssen nicht so irre genau sein. Derzeit werden 10 ns verwendet, das reicht. Die sind nur dazu da um das mit einem Impuls zu korrelieren den der andere Detektor gesehen hat. Es würde da auch reichen für einen Doppelimpuls nur einen Zeitstempel zu machen weil der andere Detektor den Alphazerfall sowieso nicht sehen kann. Wieso dann so schnell abtasten? Ja das war meine Idee um das Maximum des kurzen Impulses möglichst gut zu treffen. Je mehr Abtastwerte du von einem Impuls bekommst, desto näher liegen die auch an dessen Maximum. Durch Upsampling bekomme ich dann noch mehr Abtastwerte und liege so noch näher am tatsächlichen Maximum. Dieter R. schrieb: > Nächste Frage: findet die Berechnung im FPGA statt oder nach Transfer > der Rohdaten im PC? Ich würde das lieber im FPGA machen und so wie ich das vor habe passt das da auch alles schön rein. Man kann das natürlich auch am PC machen solange die Impulsrate nicht zu hoch wird. Hans-Georg L. schrieb: > Das frage ich mich gerade auch (äquivalenz der beiden schaltungen ???). Äquivalent sind die nicht. Einmal fließt der AC Strom durch eine Seite des Trafos rein, durch die Terminierung und auf der anderen Seite des Trafos wieder raus nach Masse. Und bei der anderen Schaltung wie sie tatsächlich gebaut wurde fließt kein Strom von der einen Trafoseite zur anderen sondern es herrscht nur eine magnetische Kopplung. Hans-Georg L. schrieb: > Auf meinem HMCAD1520 Eval Board ist es so wie im Schaltbild ausgeführt > wobei der 0 Ohm Widerstand zur Mittelanzapfung nicht bestückt ist. Genau laut Schaltung (Eagle) ist der auch ein NC. Du hast so ein Board? Funktioniert das wie gewünscht und bekommt man da die Leistungsdaten des ADCs wie sie in dessen Datenblatt stehen? Hans-Georg L. schrieb: > Und FMC Boards rotzt man nicht so einfach hin > ;-) Ja naja. FMC ist auch nur ein Steckverbinder. Den kann man da im Layoutprogramm schon einfach hinsetzen und auch einfach irgendwie anbinden. Groß Mühe beim Layout der differentiellen LVDS Adern hat man sich auch nicht gegeben. Aber wenn es gut genug ist, dass ist das Ziel erreicht. Abdul K. schrieb: > Wann der nächste Impuls nach dem ersten kommt, hast du mit minimal 100ns > definiert. Also die können beliebig nahe hintereinander kommen, das ist eben Statistik. Aberwenn man die 100 ns schafft, dann sollte das reichen. Abdul K. schrieb: > Wenn du viele solche Stufen hast, dann eben viele > Impulse mitkriegen. Also mehrere die parallel gleichzeitig das Signal sehen? Abdul K. schrieb: > Du mußt dir eben überlegen, welche Folgen es für deine Gesamtauswertung > hat, wenn du zu wenige solche Stufen verwendest bzw. Impulse schneller > als 100ns auseinander sind. Das ist halt Statistik. Exakt. Abdul K. schrieb: > Wäre eine Alternative zu einem übermäßig schnellen ADC und den Massen > von Daten, die der absondern will. So Spitzenwertdetektoren habe ich mir schon angeguckt. Das sieht auch nicht einfach aus. Da bastel ich tatsächlich lieber mit einem schnellen ADC. Egon D. schrieb: > Das KANN > Dir in der Regel niemand erklären, der nur den Schaltplan > kennt. OK, ja wusste ich nicht. Gut, dann werde ich zu sowas nicht mehr fragen. Egon D. schrieb: > Man kann HF-Testschaltungen bis zu erstaunlich > hohen Frequenzen auf Lochraster aufbauen, wenn man dabei > ein paar Grundregeln einhält. Das wusste ich auch nicht. Hier im Forum wurde ich schon oft auf so Dinge wie Impedanzanpassung und Längenausgleich hingewiesen. Ich weiß nicht wie ernst man das nehmen muss. Aber gut, dann werde lieber öfter das Lochraster auspacken. Egon D. schrieb: > Viel Erfolgt trotzdem. Danke! Ich werde auch irgendwann berichten.
:
Bearbeitet durch User
Gustl B. schrieb: > Egon D. schrieb: >> Das KANN Dir in der Regel niemand erklären, der >> nur den Schaltplan kennt. > > OK, ja wusste ich nicht. Durchaus verblüffend. Was glaubst Du denn, warum im HF- oder im Analogforum geradezu zwanghaft nach Photos vom Schaltungsaufbau und der Anordnung der Bauteile gefragt wird, wenn irgendwas nicht funktioniert? Das hast Du noch nie mitbekommen? Mit steigender Frequenz wird das immer schlimmer. > Gut, dann werde ich zu sowas nicht mehr fragen. Fragen darfst Du -- Du solltest Dich nur nicht von einer Antwort abhängig machen :) > Egon D. schrieb: >> Man kann HF-Testschaltungen bis zu erstaunlich hohen >> Frequenzen auf Lochraster aufbauen, wenn man dabei >> ein paar Grundregeln einhält. > > Das wusste ich auch nicht. Hier im Forum wurde ich > schon oft auf so Dinge wie Impedanzanpassung und > Längenausgleich hingewiesen. Das ist ja auch berechtigt -- es ist nur genau so, wie Du neulich schon geschrieben hast: Wenn man einen idealen Aufbau hinbekommt, funktioniert es zwar -- man weiss aber nicht, wieviel Sicherheitsabstand man noch hat, welche Dinge kritisch sind und welche weniger. > Ich weiß nicht wie ernst man das nehmen muss. Das weiss im Einzelfall niemand. Grobe Schnitzer sieht ein erfahrener Fachmann, aber in Grenzbereichen kann man immer danebenliegen. Die Grauzone ist recht groß. Wenn man schnell zu einem verkaufbaren Ergebnis kommen muss, weil der Chef schon mit den Hufen scharrt -- dann hält man natürlich alle Regeln ein und hofft, dass der erste Schuss schon sitzt. Wenn man aber nicht unter Druck ist und die seltene Gelegenheit zum Experimentieren hat, sollte man sie auch nutzen. > Aber gut, dann werde lieber öfter das Lochraster > auspacken. Geheimtipp: Es gibt Lochrasterplatinen mit durchgehender Masselage; die kann man für eine Art Pseudo-SMD-Technik verwenden: Masselage nach unten, Lötaugen nach oben, Bauelemente und Verdrahtung auf der Oberseite. Erfolgreich für einfache Schaltungen bis 300MHz verwendet.
Egon D. schrieb: > > Herrgott. > Ich hab jahrelang Szintillationsmessungen gemacht, mit Koinzidenz-Detektor und einschl. Service am Gerät. Ist aber schon ein bisschen her, die Gerätetechnik dürfte sich seitdem weiterentwickelt haben, die Grundlagen kaum. Du musst mir nicht radioaktiven Zerfall erklären. Ich frage nach den konkreten messtechnischen Erfordernissen in diesem Fall. Dazu ist bisher herzlich wenig gekommen. Nur, wie der TE herangehen will und dass ihm 7 Bit Auflösung reichen. Dazu verwendet er eine Signalaufbereitung (wahrscheinlich bisher nur in Simulation und nicht im realen FPGA, aber das sagt er nicht wirklich oder zumindest ist es mir unklar), die ihm einerseits zu aufwendig ist und bei der andererseits jegliche Begründung fehlt, ob und warum sie seinen Genauigkeitsanforderungen entspricht. > Die PMTs haben Anstiegszeigen irgendwo kleiner 2ns; > Abfallzeit ist grob vergleichbar. Die Impulslänge wird > im Wesentlichen von den PMTs bestimmt. Ich sehe da eher 5 ns, und bei der gewünschten Zeitauflösung (10 ns mit 100ns Totzeit) könnte man ja einfach Tiefpass-filtern. Amplitude hat der TE offenbar genug. Aber bleiben wir mal bei der hohen Zeitauflösung. Also, bitte etwas konkreter, um die Anforderungen an Datenerfassung und Aufbereitung näher bestimmen zu können: 1. Bitte einige (für den Anfang sollten 3 genügen) Messungen von großen Impulsen nehmen, die du mit 8 GSamples digitalisiert und hoffentlich bereits fertig ausgewertet hast. 2. Maximalwert und jeweils 2 Werte in 1 ns Abstand vor und nach dem Maximum nehmen und tabellieren (also 5 Werte pro Impuls). 3. Spitze-Spitze-Wert des Rauschens in unmittelbarer Nähe des Maximums nehmen. Diese Werte würde ich gerne mal sehen.
Nachtrag: Ich bin jetzt weg für heute, falls noch Daten kommen, kann ich mir die vielleicht heute Abend ansehen. Ich hätte eventuell ein oder zwei Vorschläge (Vorschläge, nicht die alles erschlagende Patentlösung), wie man die Sache vereinfachen/verbessern kann, aber dafür brauche ich Daten. Um die Sache zu beschleunigen, bitte für die 3 Messwertreihen (dürfen auch ein paar mehr sein) nicht nur die oben erwähnten 5 Punkte, sondern ebenso die jeweils in der Mitte dazwischen liegenden 4 Punkte, also jeweils 9 Punkte im Abstand von 0,5 ns.
Egon D. schrieb: > Durchaus verblüffend. Ähm, also ich dachte naiv wie ich bin, dass mir ein Profi schon die Unterschiede der verschiedenen Eingangsschaltungen aus meinem ersten Beitrag nennen kann und auch deren Vor- und Nachteile. Egon D. schrieb: > Es gibt Lochrasterplatinen mit durchgehender > Masselage; Kannte ich noch nicht, Danke! Dieter R. schrieb: > Ich frage nach den konkreten messtechnischen Erfordernissen in > diesem Fall. Dazu ist bisher herzlich wenig gekommen. Weil es mir hier nur um die Eingangsbeschaltung des schnellen ADCs geht. Ob der sinnvoll ist oder nicht ist mir hier egal. Ich möchte das zumindest mal so probieren, auch um mal etwas mit einem schnellen ADC gemacht zu haben. Ist schließlich auch ein Lernprojekt. Und da habe ich doch genug Daten genannt. Bandbreite bis irgendwo zwischen 200 MHz ... 300 MHz. Und AC-Kopplung ist auch erwünscht. Dieter R. schrieb: > Dazu verwendet er > eine Signalaufbereitung (wahrscheinlich bisher nur in Simulation und > nicht im realen FPGA, aber das sagt er nicht wirklich oder zumindest ist > es mir unklar), die ihm einerseits zu aufwendig ist und bei der > andererseits jegliche Begründung fehlt, ob und warum sie seinen > Genauigkeitsanforderungen entspricht. Also was in der Simulation funktioniert geht auch 1:1 so im FPGA. Das Upasmpling mit Filter danach funktioniert und passt auch so in das FPGA das ich auf die Platine löte. Mir ist das auch nicht zu kompliziert. Ich würde das schon so verwenden. Das braucht aber viele Multiplizierer. Wenn es also ein anderes Verfahren gibt das weniger oder gleich viele Multiplizierer braucht wie ein FIR, dabei aber das Signal besser rekonstruiert, dann würde ich das nehmen. Durch die Auswahl des FPGAs und den den Upsamplingfaktor bin ich bei dem FIR auf ca. 32 Filterkoeffizienten beschränkt. Dann ist das FPGA voll. Mit 32 Koeffizienten kann ich natürlich einen Tiefpass realisieren, aber mit mehr Koeffizienten wäre die Flanke steiler. Das muss nicht sein, wäre aber natürlich immer besser. Und wenn ein anderes Verfahren im Vergleich zum FIR nur die Hälfte an Multiplizierern bräuchte, dann könnte ich die virtuelle Samplerate verdoppeln. Das muss auch nicht sein, aber wäre eben schön. Ich kenne kein besseres Verfahren als das was ich beschrieben habe mit Upsampling und Tiefpass, daher habe ich gefragt ob es ein besseres Verfahren gibt um die Höhe eines Impulses zu bestimmen. Was ist mit den Genauigkeitsanforderungen? Unklar. Je schneller ich den Impuls abtaste, desto näher liegt der Samplewert mit dem maximalen Wert am tatsächlichen Maximum des Impulses. Durch die Rekonstruktion mit Upasmpling erzeuge ich zusätzliche Abtastwerte und bekomme so Werte die näher am tatsächlichen Maximum liegen. Ob das ausreicht für das was ich vor habe weiß ich nicht. Dazu müsste man eben eine Probe messen, auswerten und gucken wie groß der Anteil der Impulse ist die man so herausfiltert und auch wie viele Impulse man herausfiltert die man nicht filtern wollte, also falsch positiv. Das kann man halt schlecht simulieren, dazu müsste ich eine Probe simulieren mit ihren vielen unterschiedlichen Isotopen und dazu noch die natürliche Umgebungsstrahlung und die Höhenstrahlung. Kann man vielleicht mit viel Aufwand machen, wäre der akademisch korrekte Weg, ist mir aber zu mühsam. Da beue ich lieber die Hardware. Wenn die das Ziel nicht erfüllt, dann war das eben ein reines Lernprojekt und ich habe gelernt, dass das doch schwerer ist als gedacht. Vielleicht werde ich dann das mit dem Peak-Hold probieren. Dieter R. schrieb: > und bei der gewünschten Zeitauflösung (10 ns mit > 100ns Totzeit) könnte man ja einfach Tiefpass-filtern. Amplitude hat der > TE offenbar genug. Das ist in der Tat ein guter Punkt. Dann könnte ich einen langsameren aber höher auflösenden ADC verwenden. Daber da habe ich mich dagegen entschieden, denn Impulse können auch näher zusammenliegen. Das ist eben Statistik. Weniger Totzeit wäre immer besser und mit der von mir angedachten Lösung, also Peakerkennung und Filterung im FPGA, habe ich quasi keine Totzeit. Nur überlappen dürfen sich die Impulse nicht. Daten gibt es, aber nicht heute. Es läuft gerade eine Messung, da kann ich nicht mit dem Oszi ran. Bei der sehr geringen Aktivität der Proben dauern die Messungen auch teilweise sehr lange bis mehrere Wochen. Diese aktuell jeweils grob einen Tag.
Dieter R. schrieb: > Egon D. schrieb: >> >> Herrgott. >> > [...] > Du musst mir nicht radioaktiven Zerfall erklären. Ich > frage nach den konkreten messtechnischen Erfordernissen > in diesem Fall. Entschuldigung. Deine Frage klang für mich sehr allgemein, und leider ist die Unsitte sehr verbeitet, nur die letzten zwei, drei Beiträge im Thread zu lesen und gleich zu antworten. Das führt dann dazu, dass alles fünfmal erklärt werden muss. Tut mir leid, wenn ich Dir Unrecht getan habe. >> Die PMTs haben Anstiegszeigen irgendwo kleiner 2ns; >> Abfallzeit ist grob vergleichbar. Die Impulslänge wird >> im Wesentlichen von den PMTs bestimmt. > > Ich sehe da eher 5 ns, Die 2ns waren Ergebnis meiner Recherche auf die Schnelle, keine exakte Angabe für diesen Einzelfall. Ich kann auch durchaus verstehen, dass man mit seinem Systemkonzept auf der sicheren Seite liegen will -- gerade wenn man das nicht professionell macht und die Anforderungen nicht so genau überblickt. > und bei der gewünschten Zeitauflösung (10 ns mit 100ns > Totzeit) könnte man ja einfach Tiefpass-filtern. Amplitude > hat der TE offenbar genug. Naja, es gab schon mehrfach den Vorschlag, mehrkanalig zu messen -- einen Zeitkanal für die hohe zeitliche Auflösung der Impulse, und einen Amplitudenkanal für die genauere Bestimmung der Fläche. Das wurde bisher immer abgelehnt; der TO will mit dem Kopf durch die Wand :)
Gustl B. schrieb: > Egon D. schrieb: >> Durchaus verblüffend. > > Ähm, also ich dachte naiv wie ich bin, dass mir ein > Profi schon die Unterschiede der verschiedenen > Eingangsschaltungen aus meinem ersten Beitrag nennen > kann und auch deren Vor- und Nachteile. Naja, Deinen Usernamen assoziiere ich natürlich mit Strahlungsmessung und FPGA-Basteleien, aber ich kann ja nicht wissen, wie intensiv Du in den Unterforen für Analogtechnik bzw. HF-Technik mitliest. Deswegen meine Überraschung: Jenseits von 100MHz ist die Unterscheidung in "Analogtechnik", "HF-Technik" und "Digitaltechnik" eigentlich akademisch und weitgehend nutzlos -- man muss sowieso nach den Prinzipien der HF-Technik arbeiten. Zu diesen gehört eben auch, dass der konkrete mechanische Aufbau oft eine entscheidende Rolle spielt, aber der ist halt aus dem reinen Schaltplan nicht ersichtlich. Oliver Bartels ging meiner Erinnerung nach so weit, sinngemäß zu sagen: "Bei Mikrowellenschaltungen kann man den Schaltplan bedenkenlos veröffentlichen -- wer nämlich keine fundierte Ahnung vom Thema hat, bekommt die Sache aus dem Schaltplan allein ohnehin nicht zum Laufen, und wer die Ahnung hat, braucht den Schaltplan nicht!" :)
Gustl B. schrieb: > Das kann man halt schlecht simulieren, Klar kann man das simulieren bzw. näherungsweise berechnen. Deshalb hatte ich ja nach ein paar realen Messwerten gefragt, um zu sehen, wie man da möglichst einfach herangehen kann. Ich warte dann mal, was da kommt. Es wäre nett, wenn du die Werte gleich in einer Excel-Tabelle zur Verfügung stellen könntest. Das erspart das Eintippen.
Egon D. schrieb: > einen Zeitkanal für die hohe zeitliche Auflösung > der Impulse, und einen Amplitudenkanal für die genauere > Bestimmung der Fläche. Dann schlage vor wie genau ich das aufbauen kann. Um beides gleichzeitig zu messen müsste ich das Signal ja aufteilen, also zwei OPVs als Buffer die gleichzeitig das Signal sehen oder so. Egon D. schrieb: > Das wurde bisher immer abgelehnt; der TO will mit dem Kopf > durch die Wand :) Ne, aber ich will das bauen was aus meiner Sicht am einfachsten ist und wovon ich zumindest weiß wie ich das machen kann. Die Vorschläge klingen zwar toll, aber ohne Schaltung weiß ich nicht ob das überhaupt sinnvoll und für mich machbar ist. Bei dem schnellen ADC kann ich als Notlösung einfach das Eval Board nachbauen.
:
Bearbeitet durch User
So, jetzt habe ich mal Impulse aufgenommen mit dem Oszi. Im Anhang auch ein Bildchen. Das Bild zeigt in Grau die Werte vom Oszi der Datei RigolDS0.csv. In Blau das Signal wie es der 1 GSample/s ADC zeigen würde. Die Spitze sind zwei Werte mit fast gleicher Höhe. Und in Rot dann das Signal nach Upsampling und Filter mit 32 Koeffizienten. Da habe ich 4 GSample simuliert und auf ca. 250 MHz begrenzt. Ich finde das sieht gut aus und ist einen Versuch wert. x-Achse ist die Zeit in ns, y-Achse die Spannung in Volt. Die Impulshöhen von grauer (originaler) Signalform und roter (rekonstruierter) Signalform liegen ca. 19 mV auseinander. Damit sind die 7 Bits erfüllt. Denn bei einer Eingangsspanne von 0 V ... 5 V (so will ich das bauen) ist ein LSB bei 7 Bits ca. 40 mV. Die Datei RigolDS4.csv enthält nur Rauschen ohne Impuls.
:
Bearbeitet durch User
Ich hatte um aufbereitete Daten gebeten und nicht um ein Datengrab mit Tausenden von Messpunkten. Leider war dir das zu lästig. Sicher wirst du verstehen, dass es mir auch zu lästig ist, mich durch alle diese Daten durchzuwühlen und zu einem alternativen Lösungsweg noch umfangreiche Erläuterungen zu geben. Daher nur ganz kurz, mein Vorschlag wäre, es mit Interpolation über die maßgeblichen Werte zu machen und nur diese samt Zeitstempel zum PC zu transferieren. Die zu übertragende Datenmenge ist minimal, es geht im Beispiel bereits mit 4 Datenpunkten. Was sinnvoll ist, (z. B. Art der Interpolation, Zahl der Datenpunkte) müsste man entweder ausprobieren oder mit einer umfangreicheren statistischen Analyse zu errechnen versuchen. Ich denke, die Vorgehensweise in meinem Beispiel ist aber schon ganz brauchbar. Die eigentliche Berechnung erfolgt dann im PC mit ebenfalls minimalem Aufwand. Das hat außerdem den Vorteil, dass die Auswertung wesentlich flexibler ist. Eigentlich wollte ich mir noch ein paar Gedanken zum Rauschen machen, aber mangels aufbereiteter Daten fehlt mir dazu die Zeit. Alles Wesentliche sollte man der beigefügten Excel-Datei entnehmen können, Datensätze DS0 und DS1 analysiert und jeweils im Peak aufbereitet. Abweichungen in diesen Beispielen liegen bei maximal 12 mV, wobei der Peak im Gegensatz zur Filterung nicht heruntergerechnet wird.
Dieter R. schrieb: > Leider war dir das zu lästig. Es war Sonntag Nacht. Und eigentlich kannst du deine Methode auch verraten ganz ohne Daten zu haben. Dieter R. schrieb: > es mit Interpolation über die maßgeblichen Werte zu machen Tja und wie machst du diese Interpolation? Ich kann das bei den Messungen nicht händisch in Excel machen. Das was ich mache mit Upsampling und Filter dahinter ist übrigens auch eine Interpolation und zwar ein Sinc. Dieter R. schrieb: > es geht im Beispiel bereits mit 4 Datenpunkten. Natürlich. Wenn man eine sehr gute Interpolation hat, dann geht das mit wenigen Punkten. Dieter R. schrieb: > Was sinnvoll ist, (z. B. Art der Interpolation, Zahl der Datenpunkte) > müsste man entweder ausprobieren Und darum geht es mir. Die Idee da eine Parabel reinzulegen ist nicht schlecht. Die Frage ist aber ob das für alle Impulse geht. Die sehen selbst an der Spitze teilweise komisch aus weil sie eine Überlagerung von zwei Impulsen sind. Du hast ja auch für die beiden Impulse jeweils andere Koeffizienten verwendet. Wie kommt man zu den Koeffizienten? Wenn da aus der Probe je nach Aktivität bis zu 1000 Impulse/s rausfallen, dann brauche ich eine Methode um das schnell zu interpolieren. Mit meinem FIR funktioniert das. Nicht perfekt, aber es ist da egal wie viele Impulse rauskommen. Bei der Interpolation mit Polygon habe ich schlicht keine Ahnung wie ich das in c machen kann. Python würde fertige Funktionen bieten, aber Python ist irre langsam. Dieter R. schrieb: > Die eigentliche Berechnung erfolgt dann im PC mit ebenfalls minimalem > Aufwand. Das hat außerdem den Vorteil, dass die Auswertung wesentlich > flexibler ist. Kann man machen, wollte ich erstmal nicht machen weil ich dann die PC Software umschreiben müsste. Die Software dort funktioniert und ist zu früherer Hardware kompatibel, da wäre ich gerne mit der neuen Hardware abwärtskompatibel. Am liebsten würde ich die Interpolation in Hardware machen, auch das geht mit dem FIR. Wie kann man die Interpolation wie du sie gemacht hast in Hardware bauen? Dieter R. schrieb: > Alles Wesentliche sollte man der beigefügten Excel-Datei entnehmen > können, Danke, das sieht sehr gut aus! Dieter R. schrieb: > Abweichungen in diesen Beispielen liegen bei maximal 12 mV, > wobei der Peak im Gegensatz zur Filterung nicht heruntergerechnet > wird. Die Peakhöhe wird bei meinem Filter auch nur deshalb kleiner, weil ich bei einem FIR mit 32 Koeffizienten keine steile Flanke bekomme. Der hat schon unterhalb der Grenzfrequenz eine deutliche Dämpfung. Würde ich das am PC mit viel mehr Koeffizienten rechnen wäre auch die Dämpfung weg. Andererseits ist das vermutlich egal, denn das passiert ja mit jedem Impuls gleich. Dieter R. schrieb: > 3. Spitze-Spitze-Wert des Rauschens in unmittelbarer Nähe des Maximums > nehmen. Wie soll man das denn herausfinden? Wie ich Rauschen auf einer DC-Spannung bestimme weiß ich ja, aber wie geht das auf einem Impuls? Da Rauschen wenn kein Impuls da ist ist eigentlich 1 Bit das hin und her kippt. Manchmal auch ein Zweites. Aber das ist das was das Oszi sieht, das könnte also auch vom Oszi herkommen, der hat ja auch keinen idealen ADC.
Gustl B. schrieb: > Es war Sonntag Nacht. Und eigentlich kannst du deine Methode auch > verraten ganz ohne Daten zu haben. Ich bevorzuge es, zu analysieren und nicht zu spekulieren. Dafür benötigt man Daten. Ggf. halt einen Tag später. > Wie kommt man zu den Koeffizienten? Zum Thema Näherungspolynome gibt es diverse Mathe-Bücher, Mathe-Seiten, Wikipedia, vermutlich gibt es auch Standard-Bibliotheken, genauso wie für Filterung. Selber schreiben oder suchen. Grundlagen: https://de.wikipedia.org/wiki/Methode_der_kleinsten_Quadrate Der Unterschied zwischen Filterung und Interpolation mit Näherungskurve ist, dass man bei ersterer keine Annahme über die Signalform macht, bei letzterer schon. Deshalb kommt man bei letzterer mit einer vergleichsweise geringen Datenmenge aus. Und deshalb wollte ich erst einmal sicher sein, dass meine Annahme gerechtfertigt ist.
:
Bearbeitet durch User
Dieter R. schrieb: > Zum Thema Näherungspolynome gibt es diverse Mathe-Bücher, Mathe-Seiten, > Wikipedia, vermutlich gibt es auch Standard-Bibliotheken, genauso wie > für Filterung. Selber schreiben oder suchen. Habe ich jetzt gefunden. Also ein Gleichungssystem lösen und dann das Minimum einer Funktion bestimmen. Geht am PC bestimmt sehr einfach, in Hardware wird es vermutlich kompliziert. Dieter R. schrieb: > Der Unterschied zwischen Filterung und Interpolation mit Näherungskurve > ist, dass man bei ersterer keine Annahme über die Signalform macht, bei > letzterer schon. Auch bei der Filterung hat man die Annahme, dass das Signal bandbreitenbegrenzt ist. Dieter R. schrieb: > Deshalb kommt man bei letzterer mit einer > vergleichsweise geringen Datenmenge aus. Stimmt. Tja ... für mich ist das so, dann ich die Filterung auf dem FPGA machen kann, dann bekomme ich kein ganz so gutes Ergebnis, aber ein zufriedenstellendes Ergebnis und vom FPGA wird zum PC am Ende nur noch ein Energiewert mit Zeitstemplel je Impuls übertragen. Bei Interpolation kämie ich mit leinerem FPGA aus, würde je Impuls minimal mehr Daten zum PC übertragen, müsste dann aber die Rechnerei an den PC auslagern was aber auch eher gut machbar aussieht, ob das schnell genug ist weiß ich nicht. Für die Hardware macht das nur beim FPGA einen Unterschied. Ich werde jetzt einfach mal mit dickem FPGA bauen und dann kann ich ja sogar beide Lösungen ausprobieren und vergleichen.
So, kleines Update: Platine ist weitgehend fertig, ADC tastet ab und das Upsampling mit Filterung auf virtuelle 4 GSamples/s funktioniert. Als Nächstes baue ich die Impulserkennung. Die Signalformen im Bildchen habe ich in der Amplitude so skaliert, dass sie übereinander liegen. Der blaue Verlauf ist direkt vom ADC und nur 8 Bits je Wert, der orangene Verlauf ist nach dem Upsampling dann mit 16 Bits je Wert. Ich finde das hat sich gelohnt. Das sind 28 FIR Koeffizienten die im FPGA 224 Multiplizierer benötigen. In den FFT Bildchen sieht man jeweils 10 MHz, eine bessere Quelle habe ich leider (noch) nicht. In dem upgesampelten Signal ist die Amplitude deutlich niedriger, das liegt am FIR.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.