Gast
#6917118
wie formatiert ihr vhdl und verilog Dateien? habe vivado Arbeitet man da mit irgendwelchen Skripten oder was
|
Anzeige
|
wie formatiert ihr vhdl und verilog dateien?
Gast
#6917118
wie formatiert ihr vhdl und verilog Dateien? habe vivado Arbeitet man da mit irgendwelchen Skripten oder was Man schreibt sie direkt mit dem Texteditor ordentlich.
Gast
#6917126
MaWin O. schrieb: > Man schreibt sie direkt mit dem Texteditor ordentlich. Unter Beachtung korrekter Syntax.
Gast
#6917128
MaWin O. schrieb: > Man schreibt sie direkt mit dem Texteditor ordentlich. Sehe Grade schon einen "Reformat Code " Button in vivado.
Gast
#6917281
Emacs vhdl-mode https://guest.iis.ee.ethz.ch/~zimmi/emacs/vhdl-mode.gif Das meiste erledigt das V3S Plugin in Visual Studio für mich: http://www.vide-software.at/
Gast
#6917981
Markus F. schrieb: > gg=G $! == ghdl ? yes: no; #Nachfrage http://ghdl.free.fr/ghdl/index.html
Gast
#6919354
in gut sortierten Firmen gibt es CODING-Styles und guide lines, die im Rahmen von Software-Entwicklungs-Plänen manifestiert sind. Dort steht wo was abgelegt wird, wie die DIR-Struktur aussieht, wie man Dokumente benennt, wie man Dateien eincheckt und benennt, wie man sie vorwärst versioniert und wie man sie aufbaut. Bei Verilog und VHDL gibt es klare Anweisungen, wie eine component auszusehen hat, wie das mapping passieren muss und auch wie man den code aufbaut. Prefixe, Deklaration von Variablen, Konstanten etc sind sehr wichtig. Selbst Einrückungen sind definiert. das ist wichtig, weil sonst ein gewaltiger Saustall steht und jeder Nachwuchsprogrammierer seine persönlichen Präferenzen einschleppt. Gerne genommen: Entityname = "behavioural" obwohl Struktur drin steht. Wer das nicht hat: Orientieren kann man sich an den Coding Styles von GNU und open cores. Ansonsten machen ModelSIM und Xilinx in Sachen Einrückungen einige Vorgaben. Was man NICHT tun darf: Softwareentwickler, die sich selber VHDL beigebracht haben, unkontrolliert codieren lassen. Das ergibt Saustall++ !
Gast
#7070359
Gibt es nicht irgendeine Möglichkeit in Vivado selber Scripte auszuführen, die den Texteditor beeinflussen?
Gast
#7070365
Weltbester FPGA-Pongo schrieb im Beitrag #6919354: > Orientieren kann man sich an den Coding Styles von GNU und open cores. > Ansonsten machen ModelSIM und Xilinx in Sachen Einrückungen einige > Vorgaben. > Der GNU-Coding-Style ist hier im Hause verboten, da unleserlich. > Was man NICHT tun darf: Softwareentwickler, die sich selber VHDL > beigebracht haben, unkontrolliert codieren lassen. Das ergibt Saustall++ > ! Interessante Ansicht. Hier sind es die SW-Entwickler, die erst damit angefangen haben, eleganten Code zu schreiben, und vernünftige Testprozesse und Versionskonzepte einbrachten. So unterschiedlich kann die Welt sein.
Gast
#7070388
rammello_suff schrieb: > Gibt es nicht irgendeine Möglichkeit in Vivado selber Scripte > auszuführen, die den Texteditor beeinflussen? https://support.xilinx.com/s/article/57719?language=en_US https://guest.iis.ee.ethz.ch/~zimmi/emacs/vhdl-mode.html
Gast
#7070413
Ich nutze Sigasi, dort ist ein autoformatter eingebunden, der seinen Job i.d.R ganz ordentlich macht. Lediglich einige Zeilenumbrüche z.B. in längeren If conditions entfernt er leider, was man ihm jedoch mit leeren Kommentaren am Ende der Zeile abgewöhnen kann. Nimmt man die Bezahlversion, erhält man viele weitere schöne Features wie z.B. Syntaxcheck während des tippens, refractoring, Quickfix, basis linting. Das spart eine Menge Zeit, wenn man seine Syntaxfehler nicht erst beim kompilieren entdeckt.
Gast
#7071392
Emacs im Batch-Modus Beitrag "Re: Code Beautify - ähnlich Emacs VHDL Mode"
Gast
#7074428
FPGA_ing schrieb: > Ich nutze Sigasi, dort ist ein autoformatter eingebunden, der seinen Job > i.d.R ganz ordentlich macht. Lediglich einige Zeilenumbrüche z.B. in > längeren If conditions entfernt er leider, was man ihm jedoch mit leeren > Kommentaren am Ende der Zeile abgewöhnen kann. Das kann man in den Einstellungen Window -> Preferences -> Sigasi -> VHDL -> Haken bei "Preserve newlines" einstellen. Ich nutze privat Emacs. Finde das zwar selbst nicht so gut, habe aber meinen Frieden damit gefunden C-c C-b zum autoformatieren im VHDL Modus. Auf Arbeit habe ich ebenfalls eine Sigasi-Lizenz.
Gast
#7078001
das Problem ist wenn ich einen externen Editor in Vivado einstelle, werden keine Fehler in dem externen Tool angezeigt. Da ich momentan eher auf das debuggen aus bin als auf das schnell Schreiben und Formatieren ist es daher besser wenn ich die Fehler wenigsten einigermaßen markiert bekomme. Deswegen wäre es gut beides zu haben, Autoformatierung und Fehlermarkierung. Insgesamt müsste man nur ein Script in Vivado einbauen, dass den Text mal kurz formatiert. Ohne dass ich ein anderes Programm dafür öffnen muss.
Gast
#7078030
rammello_suff schrieb: > das Problem ist wenn ich einen externen Editor in Vivado einstelle, > werden keine Fehler in dem externen Tool angezeigt. Dann konfigurier den externenen Editor so, das er die Fehlermeldungen vom Vivado in einem Extra-Sub-Fenster anzeigt. Also der Emacs kann das für modeldim ganz gut, der springt sogar in die codezeile mit dem bemoserrten Code (wenn man ihn entsprechend konfiguriert). Anbei Ausschnitt aus der Configuration, bei der man den Emacs an die Fehlermeldungen anpasst damit dieser versteht wo bspw. die Zeilennummer in der Error-message steht. Und man kann denn syntheseprozess dann auch gleich von Emacs aus starten.
Gast
#7078382
Fpgakuechle K. schrieb: > Dann konfigurier den externenen Editor so, das er die Fehlermeldungen > vom Vivado in einem Extra-Sub-Fenster anzeigt. > > Also der Emacs kann das für modeldim ganz gut, der springt sogar in die > codezeile mit dem bemoserrten Code (wenn man ihn entsprechend > konfiguriert). Ja genau sowas meine ich :D Sehr gut . Vielen Dank :D Werde dann mal in dieser Richtung weiter schauen! Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|