PLL Loop Filter berechnen bzw. simulieren

Julian F. schrieb:
> Wo finde ich generell mal eine schöne Erklärung

In einem Buch, einer Vorlesung oder einem Vortrag über PLLs.

Julian F. schrieb:
> wie die Berechnung dieses Filters 3. Ordnung vonstatten geht

Das kannst du haben indem du ein vorgefertigtes Programm
von Maxim / Analog Devices anwendest, vermutlich dieses
welches auf der MAX2871-Produkt-Seite als "PLL Phase Noise
Calculator" ausgewiesen ist:

https://www.maximintegrated.com/en/products/comms/wireless-rf/MAX2871.html

Julian F. schrieb:
> Wo finde ich generell mal eine schöne Erklärung wie die Berechnung
> dieses Filters 3. Ordnung vonstatten geht und auf was ich achten muss?

Die Auslegung von Filtern bis vierter Ordnung wird in Dean Banerjees 
umfassendem Werk zum Thema PLL-Design abgehandelt; es sind auch 
explizite Formeln für die Berechnung der Filterkomponenten zu gegebener 
Bandbreite, Phasenreserve, etc., angegeben:

https://www.ti.com/lit/ml/snaa106c/snaa106c.pdf.

Siehe auch diese Application Notes:

https://www.changpuak.ch/electronics/pll/an-1001.pdf,
https://www.nxp.com/files-static/rf_if/doc/app_note/AN535.pdf.

Außerdem gibt es in neueren Auflagen des Tietze-Schenk ein ganz gutes 
einführendes Kapitel zum Thema PLL, das auch die Auslegung des 
Loop-Filters im Hinblick auf Stabilität, Phasenrauschen und 
Einschwingzeit recht ausführlich behandelt.

Christoph db1uq K. schrieb:
> Die hier von mir noch erwähnte ACE-Software gilt anscheinend nur für
> originale AD-Produkte

Die PLL-Bausteine und Synthesizer-Chips von Analog Devices lassen sich 
mit ADIsimPLL simulieren:

https://www.analog.com/en/design-center/adisimpll.htm.

Der Download geht netterweise ohne Anmeldung. Die Software kennt alle 
PLL-Bausteine von Analog Devices, und kann Lock-Zeiten, Phasenrauschen, 
Loop-Filter-Komponenten, usw., berechnen. Vermutlich kann man sie über 
gewisse Strecken auch für PLLs anderer Hersteller zweckentfremden, das 
habe ich aber nie ausprobiert.

Mario H. schrieb:
> Vermutlich kann man sie über
> gewisse Strecken auch für PLLs anderer Hersteller zweckentfremden, das
> habe ich aber nie ausprobiert.

Ja natürlich geht das. Man muss nur alle Schleifenparameter kennen
und die wissentlich richtig einstellen. Was oft schon mal etwas
schwierig sein kann. Aber in ADIsimPLL lässt sich sehr vieles
einstellen, daher recht universell einsetzbar.

Was passiert denn bei falscher Auslegung? Lockt die PLL dann nur nicht 
oder kann man den Chip dauerhaft zerstören. Was ich bei plls bisher nie 
ganz verstanden habe wie klein n werden kann. Sagen wir mal ich will 
3Ghz am Ausgang dann wird n ja immer kleiner und die VCO Frequenz liegt 
am phasendetektor? Kann der solch hohe Frequenzen ab?

Julian F. schrieb:
> Was passiert denn bei falscher Auslegung? Lockt die PLL dann nur nicht
Bei kleiner Verstimmung hängt sie im Impedanzfeld mehr am Rand und ist 
sogar stabiler - regelt aber Änderungen und Rauschen nicht gut aus, weil 
sie an Toleranz verliert.

Wenn sie sich ausklinkt weil zuviel kann alles passieren. Es werden 
grundsätlzich zwei Oszillatoren gekoppelt.

> oder kann man den Chip dauerhaft zerstören.
Das würde ich nicht erwarten. Die Auslegung muss nach meiner Vorstellung 
so sein, dass irgendwelche Phasenbedingungen vertragen werden - 
zumindest eine gewisse Zeit. Gegenteilige Erfahrungen?

Julian F. schrieb:
> Was passiert denn bei falscher Auslegung?

Kann vieles passieren. Im besten Fall kommt ein HF-Signal
irgendeiner Frequenz.

Julian F. schrieb:
> Lockt die PLL dann nur nicht

Ja, das auch.

Julian F. schrieb:
> kann man den Chip dauerhaft zerstören

Nein.

Julian F. schrieb:
> Was ich bei plls bisher nie
> ganz verstanden habe wie klein n werden kann.

Dann musst du dich wohl oder übel mit Grundlagen beschäftigen.
Auch Datenblatt und Blockschaltbilder lesen und verstehen
hilft. Wenn du diese Frage klar ausführst (was du meinst) dann
kann man dir vielleicht eine bessere Antwort geben.

Julian F. schrieb:
> ich will 3Ghz am Ausgang dann wird n ja immer kleiner

Nein für eine feste Frequenz bleibt N immer gleich.
"immer kleiner" geht nicht.

Julian F. schrieb:
> Kann der solch hohe Frequenzen ab?

Nein, der Phasendetektor kann bei dieser Art von Chips je
nach Ausführung 100 bis 250 MHz. Steht übrigens auch in
jedem Datenblatt eines PLL Chips.

Nachdem deine Fragen doch recht naiv klingen darf ich
nochmal wiederholen: Dann musst du dich wohl oder übel
detaillierter mit den Grundlagen beschäftigen.

Mario H. schrieb:
> https://www.analog.com/en/design-center/adisimpll.htm.

Der Link ist kaputt:

https://www.analog.com/en/design-center/adisimpll.html.

jo mei schrieb:
> Ja natürlich geht das. Man muss nur alle Schleifenparameter kennen
> und die wissentlich richtig einstellen.

Ist das so? Was ich auch versuche, ich werde gezwungen, einen PLL-Chip 
von Analog Devices zu wählen. Und dann bin ich auf dessen Parameter 
festgelegt. Z.B. kann ich grundlegende Dinge wie die PFD-Konstante nicht 
frei wählen. Bei einer PLL mit Ladungspumpe ist die bekanntlich I_0/2π, 
und für I_0 kann ich in Stufen nur die Ströme einstellen, die der 
jeweilige Chip anbietet. Dinge wie maximale PFD-Frequenz oder den 
Phasenrauschflur kann ich gar nicht verstellen.

Die Bibliothek, die die Daten der PLL-Bausteine enthält, ist eine 
Binärdatei unbekannten Formats. Daran kann ich auch nichts drehen. Ein 
universelles PLL-Designtool bekommt man hier leider nicht geschenkt. 
Auch wenn man vielleicht im Einzelfall für eine PLL mit einem 
Nicht-ADI-Baustein  eine Berechnung passend hinbiegen kann.

jo mei schrieb:
> Dann musst du dich wohl oder übel
> detaillierter mit den Grundlagen beschäftigen.

Ja. Ich würde für den Anfang empfehlen, das Kapitel im Tietze-Schenk in 
einer der neueren Auflagen (>= 14. Auflage) durchzuarbeiten. Da bekommt 
man auf ca. 80 Seiten einen guten grundlegenden Überblick.

Christoph db1uq K. schrieb:
> ADRF6755

Für den kann ADIsimPLL die PLL berechnen und simulieren, und das 
Loop-Filter auslegen.

Christoph db1uq K. schrieb:
>> ADRF6755
> Den sehe ich in der Liste nicht, es gibt nur ADF und HMC (Hittite) und
> einige Eval-Boards dazu. Den IQ-Modulator mit integrierter PLL haben sie
> vergessen.

Bei mir (Version 5.60.05 unter Windows 10) ist der mit dabei, siehe 
Anhang. Überhaupt kennt ADIsimPLL deutlich mehr Bausteine als in der 
Liste in Deinem Screenshot. Wahrscheinlich hast Du in dem Wizard die 
Auswahl durch Eingaben zuvor schon eingeschränkt.